| 主权项 |
一种低顺向电压降的暂态电压抑制器，其包含：一低反向额定电压PN二极体；以及一高反向额定电压萧特基整流器，其在单一积体电路元件中电气并联连接至PN二极体；其中该PN二极体系配置以主导反向电压性能使得顺向传导系在低电流密度下经由该萧特基整流器并且反向崩溃系由该PN二极体所控制。如申请专利范围第1项之暂态电压抑制器，其进一步包含一电气电路，其电连接至抑制器，以保护电气电路避免反向极性以及反向电源电涌。如申请专利范围第2项之暂态电压抑制器，其进一步包含硬碟组件，其电气连接至暂态电压抑制器之电路以电气保护该硬碟。如申请专利范围第1项之暂态电压抑制器，其中萧特基整流器一合并之P-I-N萧特基整流器。如申请专利范围第4项之暂态电压抑制器，其中该萧特基整流器具有一P型区域，其主要使用作为在顺向偏压过程中之载体注入。如申请专利范围第4项之暂态电压抑制器，其中该萧特基整流器具有一P/N扩散特性，其使用作为反向电压控制以及电涌保护。如申请专利范围第1项之暂态电压抑制器，其中该积体电路元件系组构在一矽基板上。如申请专利范围第7项之暂态电压抑制器，其中该基板具有植入掺杂。如申请专利范围第1项之暂态电压抑制器，其中该PN二极体具有放大之防护环，其主导反向电压之效能，因为在PN二极体之接面区域的电场系远离暂态电压抑制器之晶片表面。如申请专利范围第1项之暂态电压抑制器，其中该暂态电压抑制器系以第一层与第二层磊晶(epi)组构成，该第一层与第二层磊晶具有高电阻磊晶以形成萧特基障壁，但是抑制器之额定电压系从第一层磊晶的PN界面获得。如申请专利范围第10项之暂态电压抑制器，其中第一层磊晶比第二层磊晶具有较高的浓度。如申请专利范围第1项之暂态电压抑制器，其中暂态电压抑制器系藉由基极宽度压缩之PN二极体穿通设计所组构成，其中该萧特基整流器具有比PN二极体更长的基极宽度。如申请专利范围第1项之暂态电压抑制器，其中萧特基整流器具有比并联连接的PN二极体更高的反向额定电压，使得当PN二极体处于崩溃状态时，萧特基之表面电场将大幅小于PN二极体之主要电场。一种单一晶片低顺向电压降的暂态电压抑制器，其包含：具有一PN接面之PN二极体；以及萧特基整流器，其与PN二极体电气并联连结，其中该PN二极体系调适为主导反向电压效能，使得在低电流密度下经由萧特基整流器进行顺向传导，并且由PN接面控制反向崩溃电压。一种制造低顺向电压降的暂态电压抑制器之方法，其包含下列步骤：建立一低反向额定电压PN二极体于一基板上；以及建立一高反向额定电压萧特基整流器，其与基板上的PN二极体以并联方式电气连接；其中该PN二极体系配置以主导反向电压性能使得顺向传导系在低电流密度下经由该萧特基整流器并且反向崩溃系由该PN二极体所控制。如申请专利范围第15项之方法，其进一步包含封装电压抑制器之步骤，以自动将电压抑制器置放于电气电路中。如申请专利范围第15项之方法，其进一步包含建立第一层与第二层磊晶于抑制器内，以让萧特基整流器具有高电阻磊晶，并且该抑制器从具有第一层磊晶之PN界面发展一额定电压。如申请专利范围第15项之方法，其中抑制器系利用基极宽度压缩之PN二极体穿透设计来建立，以允许萧特基整流器具有比PN二极体之基极宽度更长的基极宽度。如申请专利范围第15项之方法，其中该萧特基整流器系具有比并联连接的PN二极体之反向电压更高的反向电压。如申请专利范围第15项之方法，其中该暂态电压抑制器系组构使得抑制器在低电流密度下经由萧特基整流器进行顺向传导，并且仅由PN接面控制反向崩溃电压。 |
