| 主权项 |
一种应力层结构，配置于一基底上，该基底包括一元件区与一非元件区，该元件区包括多个主动区与一非主动区，该应力层结构包括：多个应力图案，分别配置于各该主动区的该基底上；至少一分隔线，暴露出部分该基底，且分隔相邻两个应力图案；以及至少一伪应力图案，配置于由该至少一分隔线暴露的部分该基底上。如申请专利范围第1项所述之应力层结构，其中该些应力图案的材料包括氮化矽。如申请专利范围第1项所述之应力层结构，其中该至少一伪应力图案的材料包括氮化矽。如申请专利范围第1项所述之应力层结构，其中该至少一伪应力图案所配置的位置更包括位于该非元件区中的该基底上。如申请专利范围第1项所述之应力层结构，其中该非元件区中的该基底包括一多晶矽导线，而该至少一伪应力图案所配置的位置更包括位于该多晶矽导线上。如申请专利范围第1项所述之应力层结构，其中该非元件区中的该基底包括一多晶矽导线，而该至少一伪应力图案所配置的位置更包括位于部分的该多晶矽导线上。如申请专利范围第1项所述之应力层结构，其中各该主动区包括一金氧半电晶体区与一非金氧半电晶体区，而该应力层结构更包括一伪开口，配置于各该非金氧半电晶体区内的各该应力图案中。如申请专利范围第1项所述之应力层结构，其中该些伪应力图案之总面积占该基底之总面积的1%至99%。一种应力层结构，配置于一基底上，该基底包括一元件区与一非元件区，该元件区包括一主动区与一非主动区，该主动区包括一金氧半电晶体区与一非金氧半电晶体区，该应力层结构包括：多个应力层，分别配置于该元件区与该非元件区的该基底上；以及多个伪开口，配置于该金氧半电晶体区以外的该些应力层中；其中该非元件区中的该基底包括一多晶矽导线，而各该伪开口所配置的位置更包括位为该多晶矽导线上，以露出至少一部分该多晶矽导线。如申请专利范围第9项所述之应力层结构，其中该应力层的材料包括氮化矽。如申请专利范围第9项所述之应力层结构，其中各该伪开口所配置的位置更包括位于该非金氧半电晶体区中。如申请专利范围第9项所述之应力层结构，其中各该伪开口所配置的位置更包括位于各该应力层的角落中。如申请专利范围第9项所述之应力层结构，其中各该伪开口所配置的位置更包括位于该多晶矽导线上，以露出部分的该多晶矽导线。如申请专利范围第9项所述之应力层结构，其中各该伪开口所配置的位置更包括位于部分的该多晶矽导线上，以露出部分的该多晶矽导线。如申请专利范围第9项所述之应力层结构，其中该些伪开口之总面积占该基底之总面积的1%至99%。一种应力层结构，配置于一基底上，该基底包括为一元件区与一非元件区，该元件区包括多个主动区与一非主动区，该些主动区包括一N型主动区与一P型主动区，该应力层结构包括：多个应力图案，包括：至少一拉伸应力图案，配置于该N型主动区的该基底上；以及至少一压缩应力图案，配置于该P型主动区的该基底上；至少一分隔线，暴露出部分该基底，且分隔相邻两个应力图案；以及多个伪应力图案，包括：至少一伪拉伸应力图案，配置于由该至少一分隔线暴露的部分该基底上；以及至少一伪压缩应力图案，配置于由该至少一分隔线暴露的部分该基底上。如申请专利范围第16项所述之应力层结构，其中该些应力图案的材料包括氮化矽。如申请专利范围第16项所述之应力层结构，其中该些伪应力图案的材料包括氮化矽。如申请专利范围第16项所述之应力层结构，其中各该伪应力图案所配置的位置更包括位于该非元件区中的该基底上。如申请专利范围第16项所述之应力层结构，其中该非元件区中的该基底包括一多晶矽导线，而各该伪应力图案所配置的位置更包括位于该多晶矽导线上。如申请专利范围第16项所述之应力层结构，其中该非元件区中的该基底包括一多晶矽导线，而各该伪应力图案所配置的位置更包括位于部分的该多晶矽导线上。如申请专利范围第16项所述之应力层结构，其中各该主动区包括一金氧半电晶体区与一非金氧半电晶体区，而该应力层结构更包括一伪开口，配置于各该非金氧半电晶体区内的各该应力图案中。如申请专利范围第16项所述之应力层结构，其中该些伪应力图案之总面积占该基底之总面积的1%至99%。 |
