Verfahren zum Einstellen der Verformung, die in einem Transistorkanal eines FET hervorgerufen wird, durch für die Schwellwerteinstellung vorgesehenes Halbleitermaterial

摘要

Verfahren mit: Bilden einer Schicht (105) einer siliziumenthaltenden Halbleiterlegierung auf einem siliziumenthaltenden kristallinen Halbleitergebiet, wobei die Halbleiterlegierung eine erste nicht-Siliziumsorte aufweist; Einführen einer zweiten nicht-Siliziumsorte (107a) in die Schicht (105) aus siliziumenthaltender Halbleiterlegierung, wobei die zweite nicht-Siliziumsorte (107a) die gleiche Wertigkeit wie Silizium aufweist und sich von der ersten nicht-Siliziumsorte unterscheidet; und Bilden einer Gateelektrodenstruktur (110) eines Transistors über der Schicht (105) aus siliziumenthaltender Halbleiterlegierung, wobei die Gateelektrodenstruktur (110) eine dielektrische Gateisolationsschicht (111) mit großem &egr;, die in direktem Kontakt mit der Schicht (105) einer siliziumenthaltenden Halbleiterlegierung steht, die die erste und zweite nicht-Siliziumsorte (107a) aufweist, und ein metallenthaltendes Gateelektrodenmaterial (112), das auf der dielektrischen Gateisolationsschicht (111) mit großem &egr; gebildet ist, aufweist; und wobei eine maximale Konzentration der zweiten nicht-Siliziumsorte (107a) in oder unter der Schicht (105) der Halbleiterlegierung angeordnet wird.