发明名称 |
具有多层互连结构的半导体器件 |
摘要 |
一种具有多层互连结构的半导体器件,多层互连结构至少包括第一互连层和该第一互连层上的第二互连层,第一互连层包括嵌入在第一层间绝缘膜中并构成互连图案的一部分的第一导体图案以及嵌入在第一层间绝缘膜中的第二导体图案,第二互连层包括嵌入在第二层间绝缘膜中并构成所述互连图案的一部分的第三导体图案,第三导体图案具有主体部和在与第三导体图案相同的层中从主体部延伸的延伸部,第三导体图案通过第一通路塞在延伸部的第一区域与第一导体图案电连接,延伸部在与所述第一导体图案相比更靠近所述主体部的第二区域从所述第二层间绝缘膜分出分支图案,分支图案通过第二通路塞与第二导体图案接触。本发明能抑制通路塞中的空隙聚集,提高可靠性。 |
申请公布号 |
CN101582410B |
申请公布日期 |
2011.07.27 |
申请号 |
CN200910142402.4 |
申请日期 |
2007.10.26 |
申请人 |
富士通半导体股份有限公司 |
发明人 |
渡边健一;中村友二;大冢敏志 |
分类号 |
H01L23/522(2006.01)I;H01L23/528(2006.01)I |
主分类号 |
H01L23/522(2006.01)I |
代理机构 |
隆天国际知识产权代理有限公司 72003 |
代理人 |
姜燕;陈晨 |
主权项 |
一种具有多层互连结构的半导体器件,其特征在于:所述多层互连结构至少包括第一互连层以及在所述第一互连层之上或之下形成的第二互连层,所述第一互连层包括嵌入在第一层间绝缘膜中并且构成互连图案的一部分的第一导体图案,以及嵌入在所述第一层间绝缘膜中的作为另一导体图案的第二导体图案,所述第二互连层包括嵌入在第二层间绝缘膜中并且构成所述互连图案的一部分的第三导体图案,所述第三导体图案具有主体部以及在与所述第三导体图案相同的层中从所述主体部延伸的延伸部,所述第三导体图案通过第一通路塞在所述延伸部的第一区域与所述第一导体图案电连接,所述延伸部在与所述第一导体图案相比更靠近所述主体部的第二区域具有从所述第二层间绝缘膜分出的分支图案,所述分支图案通过第二通路塞与所述第二导体图案接触,所述第三导体图案的所述主体部、包括所述分支图案的所述延伸部、所述第一通路塞以及所述第二通路塞均构成镶嵌结构。 |
地址 |
日本神奈川县横浜市 |