发明名称 非易失性半导体存储器及为其编程的方法
摘要 一种NAND快闪存储器设备,包括:NAND快闪存储器单元阵列;连接到NAND快闪存储器单元的多个字线;以及连接到NAND快闪存储器单元的多个位线。所述每个位线包括:第一位线部分、第二位线部分、以及在第一和第二位线部分之间延伸的开关装置,以将第一和第二位线部分选择性地连接到一起。至少第一NAND快闪存储器单元连接到第一位线部分,并且至少第二NAND快闪存储器单元连接到第二位线部分。通过包括主和次页面缓冲器,可以在单个编程操作中对连接到同一组位线的两页面的存储器单元进行编程,从而实现了“双速”编程。
申请公布号 CN1971762B 申请公布日期 2011.07.27
申请号 CN200610149269.1 申请日期 2006.11.21
申请人 三星电子株式会社 发明人 黄相元
分类号 G11C16/02(2006.01)I;G11C16/06(2006.01)I;G11C16/10(2006.01)I;G11C16/08(2006.01)I 主分类号 G11C16/02(2006.01)I
代理机构 北京市柳沈律师事务所 11105 代理人 钱大勇;蒲迈文
主权项 一种NAND快闪存储器设备,包括:NAND快闪存储器单元的阵列;连接到NAND快闪存储器单元的多个字线;以及连接到NAND快闪存储器单元的多个位线,其中,所述每个位线包括:第一位线部分;第二位线部分;以及在第一和第二位线部分之间延伸的第一开关装置,以将第一和第二位线部分选择性地连接到一起,并且其中,至少第一NAND快闪存储器单元连接到第一位线部分,并且至少第二NAND快闪存储器单元连接到第二位线部分,所述NAND快闪存储器设备还包括连接到第一位线部分的页面缓冲器,其中,当从第二NAND快闪存储器单元中读取数据时,控制所述第一开关装置,以连接第一和第二位线部分,并且当从第一NAND快闪存储器单元中读取数据时,控制所述第一开关装置,以断开第一和第二位线部分的连接,所述页面缓冲器还包括:主页面缓冲器,连接到至少一个第一位线部分;以及次页面缓冲器,连接到至少一个第二位线部分,其中,所述主页面缓冲器适合于将第二数据传送到次页面缓冲器中,以被编程到与第二位线部分连接的NAND快闪存储器单元中。
地址 韩国京畿道