| 发明名称 | 半导体集成电路 | ||
| 摘要 | 本发明提供一种在扫描测试时，能防止允许动作频率低的电路(例如模拟电路)的破坏的半导体集成电路。扫描测试模式信号为“1”时，第一AND电路(11)、第二AND电路(12)的输出信号固定在低电平，OR电路(13)的输出信号固定在高电平。因此，在扫描测试时，第四触发器(FF4)～第六触发器(FF6)的输出信号不传播到第一～第三模拟电路(21)～(23)。而在通常动作时，第四触发器(FF4)～第六触发器(FF6)的输出信号传播到第一～第三模拟电路(21)～(23)。 | ||
| 申请公布号 | CN101408587B | 申请公布日期 | 2011.07.27 |
| 申请号 | CN200810169925.3 | 申请日期 | 2008.10.09 |
| 申请人 | 三洋电机株式会社;三洋半导体株式会社 | 发明人 | 西山贵子;伊东秀男 |
| 分类号 | G01R31/3167(2006.01)I | 主分类号 | G01R31/3167(2006.01)I |
| 代理机构 | 中科专利商标代理有限责任公司 11021 | 代理人 | 李香兰 |
| 主权项 | 一种半导体集成电路，其特征在于，包括：作为数字电路的第一电路；与所述第一电路对应而设置的多个触发器；在扫描测试时，将所述多个触发器连接为链状而形成移位寄存器的多个选择器；与扫描测试时的所述移位寄存器的允许动作频率相比，具有更低的允许动作频率的第二电路；和输入所述触发器的输出信号，在通常动作时能将所述触发器的输出信号向所述第二电路传播，并且在扫描测试时，将所述触发器的输出信号不能向所述第二电路传播地进行控制的选通电路。 | ||
| 地址 | 日本国大阪府守口市京阪本通2丁目5番5号 | ||