| 主权项 |
一种用于校正一同步时脉信号之方法，其包含：若在一偏移同步时脉之一脉冲前发生一资料信号之一转移，则降低一同步时脉信号之一延迟，其中该偏移同步时脉相对于该同步时脉被延迟一半周期；及若在该偏移同步时脉之该脉冲后发生该资料信号之该转移，则增加该同步时脉信号之该延迟。如请求项1之方法，其进一步包含：将该资料信号之一第一状态与该资料信号之一第二状态进行比较，其中该资料信号之该第一状态与该同步时脉信号之一第一同步时脉脉冲一致，且该资料信号之该第二状态与该同步时脉信号之一第二同步时脉脉冲一致；及将该资料信号之一第三状态与该资料信号之该第一状态进行比较，其中该资料信号之该第三状态与该偏移同步时脉之该脉冲一致；其中若该资料信号之该第一状态并不等于该资料信号之该第二状态，则修改该延迟。如请求项2之方法，其中：若该资料信号之该第一状态及该第二状态之较晚者并不等于该资料信号之该第三状态，则增加该延迟；及若该资料信号之该第一状态及该第二状态之该较晚者等于该资料信号之该第三状态，则降低该延迟。如请求项2之方法，其中该第一同步时脉脉冲及该第二同步时脉脉冲系相邻的。如请求项1之方法，其进一步包含：若该资料信号之一第一状态并不等于该资料信号之一第二状态，则提供一转移指示器信号，其中该资料信号之该第一状态与该同步时脉信号之一第一同步时脉脉冲一致，且该资料信号之该第二状态与该同步时脉信号之一第二同步时脉脉冲一致；若该资料信号之一第三状态并不等于该资料信号之该第一状态，则提供一时脉延迟信号，其中该资料信号之该第三状态与一在该第一同步时脉脉冲与该第二同步时脉脉冲之间发生的偏移同步时脉脉冲一致；其中该第一同步时脉脉冲较该第二同步时脉脉冲发生得晚；及若该资料信号之该第三状态等于该资料信号之该第一状态，则提供一时脉提前信号。如请求项5之方法，其进一步包含：在该同步时脉信号之复数个周期中重复提供一转移指示器信号、提供一时脉延迟信号及提供一时脉提前信号之该等步骤；若较在该复数个周期内提供该转移指示器信号及该时脉提前信号更频繁地在该复数个周期内提供该转移指示器信号及该时脉延迟信号，则增加该同步时脉信号之该延迟；及若较在该复数个周期内提供该转移指示器信号及该时脉延迟信号更频繁地在该复数个周期内提供该转移指示器信号及该时脉提前信号，则降低该同步时脉信号中之该延迟。一种用于提供一同步时脉信号之方法，其包含：将该同步时脉信号偏移一半周期以提供一偏移时脉信号；以该同步时脉信号之一脉冲来锁存一资料信号以提供一第一状态；以该同步时脉信号之一第二脉冲锁存该资料信号以提供一第二状态；及以该偏移时脉信号之一脉冲锁存该资料信号以提供一第三状态；若该第一状态与该第二状态不同，则改变该同步时脉信号中之一延迟；其中改变该同步时脉信号中之该延迟包括在该第一状态与该第二状态不同之情况下视是该第一状态还是该第二状态等于该第三状态而定来延迟或提前该同步时脉。如请求项7之方法，其中在该同步时脉信号之该第一脉冲前发生该同步时脉信号之该第二脉冲，及其中该改变步骤包含：若该第一状态等于该第三状态，则降低该同步时脉信号中之该延迟；及若第一状态与该第三状态不同，则增加该同步时脉信号中之该延迟。一种用于提供一同步时脉信号之装置，其包含：锁存电路，其接收一资料信号、一同步时脉信号及一偏移同步时脉信号；比较电路，其与该锁存电路通信，且自该锁存电路接收一对应于一第一状态之锁存资料状态、一对应于一第二状态之第二锁存资料状态及一对应于一第三状态之偏移锁存资料状态；及可控延迟电路，其与该比较电路通信，其中该可控延迟电路接收该同步时脉信号且若该锁存资料状态与该第二锁存资料状态不同，则改变该同步时脉信号中之一延迟，其中该可控延迟电路经设计以在该第一状态与该第二状态不同之情况下视是该第一状态还是该第二状态等于该第三状态而定来延迟或提前该同步时脉。如请求项9之装置，其进一步包含与该锁存电路通信之偏移电路，其中该偏移电路接收该同步时脉信号并将该偏移同步时脉信号提供至该锁存电路。如请求项9之装置，其中该比较电路包括一第一互斥或闸，该闸与该锁存电路通信且自该锁存电路接收该第一状态及该第二状态。如请求项9之装置，其中该比较电路进一步包含一与该锁存电路通信之第二互斥或闸，其中该第二互斥或闸自该锁存电路接收该第一状态及该第三状态。如请求项12之装置，其中该第二互斥或闸包含一非反相输出及一反相输出。如请求项13之装置，其中该比较电路进一步包含：一第一AND闸，其自该第二互斥或闸接收该非反相输出，且自该第一互斥或闸接收非反相输出；及一第二AND闸，其自该第二互斥或闸接收该反相输出，且自该第一互斥或闸接收该非反相输出。如请求项14之装置，其进一步包含：一第四锁存器，其由该同步时脉信号计时且自该第一AND闸接收一信号；一第五锁存器，其由该同步时脉信号计时且自该第二AND闸接收一信号；一第六锁存器，其由该同步时脉信号计时、自该第四锁存器接收一信号且将一信号提供至该可控延迟电路；及一第七锁存器，其由该同步时脉信号计时、自该第五锁存器接收一信号且将一信号提供至该可控延迟电路。如请求项9之装置，其中该锁存电路进一步包含：一第一锁存器，其接收该资料信号，其中该第一锁存器由该同步时脉信号计时；及一第二锁存器，其接收该资料信号，其中该第二锁存器由该偏移同步时脉信号计时。如请求项16之装置，其进一步包含一第三锁存器，其自该第一锁存器接收该第二状态，其中该第三锁存器由该同步时脉信号计时。如请求项9之装置，其进一步包含安置于该比较电路与该可控延迟电路之间的延迟电路。如请求项9之装置，其进一步包含：时脉分割器电路，其将复数个同步时脉信号传达至该锁存电路，其中该复数个同步时脉信号相对于彼此被时移；一相应偏移同步时脉信号，其与该锁存电路通信以用于该复数个同步时脉信号中之每一者，其中该比较电路接收一对应于该复数个同步时脉信号中之每一者之一脉冲的相应第一状态、一对应于该复数个偏移同步时脉信号中之每一者之一脉冲的相应第三状态及一对应于该复数个同步时脉信号中之另一者之一第一状态的相应第二状态；及平均化电路，其与该比较电路及该可控延迟电路通信，其中该平均化电路对相应锁存资料状态及偏移锁存资料状态之比较结果求平均值，且将一平均比较提供至该可控延迟电路。 |
