| 主权项 |
一种电源闸电路，包括：一第一电晶体，其闸极端受控于一第一输入信号，其第一源/汲极端耦接至一第一电压，其第二源/汲极端输出一输出电压；一电荷泵电路，耦接至该第一电晶体之基极端，用以依据一第二输入信号而改变该第一电晶体之基极端电压；以及一保持电路，耦接至该第一电晶体之基极端，用以维持该第一电晶体之基极端电压。如申请专利范围第1项所述电源闸电路，更包括：一反相器，其输入端接收该第一输入信号，其输出端耦接至该第一电晶体之闸极端。如申请专利范围第1项所述电源闸电路，更包括：一缓冲电路，其输入端接收该第一输入信号，其输出端耦接至该第一电晶体之闸极端，用以增益该第一输入信号。如申请专利范围第1项所述电源闸电路，其中该电荷泵电路包括：一电容，其第一端耦接至该第二输入信号，其第二端耦接至该第一电晶体之基极端。如申请专利范围第4项所述电源闸电路，其中该电荷泵电路更包括：一缓冲器，耦接于该第二输入信号与该电容之第一端之间，用以增益该第二输入信号。如申请专利范围第4项所述电源闸电路，其中该电荷泵电路更包括：一反相器，耦接于该第二输入信号与该电容之第一端之间。如申请专利范围第4项所述电源闸电路，其中该电容为MOS电容、金属绝缘体金属电容或三明治电容。如申请专利范围第1项所述电源闸电路，其中该保持电路包括：一阻抗，其第一端耦接至该第一电压，其第二端耦接至该第一电晶体之基极端。如申请专利范围第8项所述电源闸电路，其中该阻抗为一电阻器。如申请专利范围第1项所述电源闸电路，其中该保持电路包括：一第八电晶体，其闸极端耦接至一第四电压，其第一源/汲极端耦接至该第一电压，其第二源/汲极端耦接至该第一电晶体之基极端。如申请专利范围第10项所述电源闸电路，其中该第八电晶体为PMOS电晶体。如申请专利范围第10项所述电源闸电路，其中该第四电压为一接地电压。如申请专利范围第10项所述电源闸电路，其中该第八电晶体为NMOS电晶体。如申请专利范围第10项所述电源闸电路，其中该第四电压为一系统电压。如申请专利范围第1项所述电源闸电路，其中该第一电晶体为PMOS电晶体。如申请专利范围第1项所述电源闸电路，其中该第一电压为一系统电压。如申请专利范围第1项所述电源闸电路，其中该第一电晶体为NMOS电晶体。如申请专利范围第1项所述电源闸电路，其中该第一电压为一接地电压。一种单晶片系统，包括：一逻辑电路，其具有一电源端以接收该逻辑电路操作所需之电能；以及一电源闸电路，包括：一第一电晶体，其闸极端受控于一第一输入信号，其第一源/汲极端耦接至一第一电压，其第二源/汲极端耦接至该逻辑电路之电源端；一电荷泵电路，耦接至该第一电晶体之基极端，用以依据一第二输入信号而改变该第一电晶体之基极端电压；以及一保持电路，耦接至该第一电晶体之基极端，用以维持该第一电晶体之基极端电压。如申请专利范围第19项所述单晶片系统，其中该电源闸电路更包括：一反相器，其输入端接收该第一输入信号，其输出端耦接至该第一电晶体之闸极端。如申请专利范围第19项所述单晶片系统，其中该电源闸电路更包括：一缓冲电路，其输入端接收该第一输入信号，其输出端耦接至该第一电晶体之闸极端，用以增益该第一输入信号。如申请专利范围第19项所述单晶片系统，其中该电荷泵电路包括：一电容，其第一端耦接至该第二输入信号，其第二端耦接至该第一电晶体之基极端。如申请专利范围第22项所述单晶片系统，其中该电荷泵电路更包括：一缓冲器，耦接于该第二输入信号与该电容之第一端之间，用以增益该第二输入信号。如申请专利范围第22项所述单晶片系统，其中该电荷泵电路更包括：一反相器，耦接该第二输入信号与该电容之第一端之间。如申请专利范围第22项所述单晶片系统，其中该电容为MOS电容、金属绝缘体金属电容或三明治电容。如申请专利范围第19项所述单晶片系统，其中该保持电路包括：一阻抗，其第一端耦接至该第一电压，其第二端耦接至该第一电晶体之基极端。如申请专利范围第26项所述单晶片系统，其中该阻抗为一电阻器。如申请专利范围第19项所述单晶片系统，其中该保持电路包括：一第八电晶体，其闸极端耦接至一第四电压，其第一源/汲极端耦接至该第一电压，其第二源/汲极端耦接至该第一电晶体之基极端。如申请专利范围第28项所述单晶片系统，其中该第八电晶体为PMOS电晶体。如申请专利范围第28项所述单晶片系统，其中该第四电压为一接地电压。如申请专利范围第28项所述单晶片系统，其中该第八电晶体为NMOS电晶体。如申请专利范围第28项所述单晶片系统，其中该第四电压为一系统电压。如申请专利范围第19项所述单晶片系统，其中该第一电晶体为PMOS电晶体。如申请专利范围第19项所述单晶片系统，其中该第一电压为一系统电压。如申请专利范围第19项所述单晶片系统，其中该第一电晶体为NMOS电晶体。如申请专利范围第19项所述单晶片系统，其中该第一电压为一接地电压。如申请专利范围第19项所述单晶片系统，其中该逻辑电路具有一第二电源端，而该单晶片系统更包括：一第二电源闸电路，包括：一第九电晶体，其闸极端受控于一第三输入信号，其第一源/汲极端耦接至一第一电压，其第二源/汲极端耦接至该逻辑电路之第二电源端；一第二电荷泵电路，耦接至该第九电晶体之基极端，用以依据该第四输入信号而改变该第九电晶体之基极端电压；以及一第二保持电路，耦接至该第九电晶体之基极端，用以维持该第九电晶体之基极端电压。如申请专利范围第19项所述单晶片系统，更包括：一延迟元件，其第一输入端接收该第一输入信号，而其第二输入端接收该第二信号；以及一第二电源闸电路，包括：一第九电晶体，其闸极端耦接至该延迟元件之第一输出端，其第一源/汲极端耦接至该第一电压，其第二源/汲极端耦接至该逻辑电路之电源端；一第二电荷泵电路，耦接至该第九电晶体之基极端，用以依据该延迟元件之第二输出端之输出而改变该第九电晶体之基极端电压；以及一第二保持电路，耦接至该第九电晶体之基极端，用以维持该第九电晶体之基极端电压。 |
