非挥发性记忆体单元、整体三维记忆体阵列及用于程式化所述记忆体阵列之方法

主权项

一种整体三维记忆体阵列，其包含：a)一形成于一基板上之第一记忆体层，该第一记忆体层包含：第一复数个记忆体单元，其中该第一记忆体层中之每一记忆体单元包含一阻抗物切换元件，该阻抗物切换元件包含一电阻率切换金属氧化物或氮化物化合物之一层，该金属氧化物或氮化物化合物仅具有一种金属；及b)整体形成于该第一记忆体层上之至少一第二记忆体层，其中该等第一记忆体单元能够储存复数个可侦测资料状态中之一者，其中该复数个可侦测资料状态包括至少三个资料状态。如请求项1之整体三维记忆体阵列，其中该复数个可侦测资料状态包括至少四个资料状态。如请求项1之整体三维记忆体阵列，其中该金属氧化物或氮化物选自由以下组成之群：NixOy、NbxOy、TixOy、HfxOy、AlxOy、MgxOy、CoxOy、CrxOy、VxOy、ZnxOy、ZrxOy、BxNy及AlxNy。如请求项1之整体三维记忆体阵列，其中该基板包含单晶矽。如请求项1之整体三维记忆体阵列，其中该第一记忆体层进一步包含第一复数个二极体，其中该第一记忆体层中之每一记忆体单元包含该等第一二极体中之一者。如请求项5之整体三维记忆体阵列，其中，在该第一记忆体层中之每一记忆体单元中，该二极体及该阻抗物切换元件串联配置。如请求项6之整体三维记忆体阵列，其中该第一记忆体层进一步包含：在一第一方向上延伸之第一复数个大体上平行、大体上共面之导体；及在一不同于该第一方向之第二方向上延伸之第二复数个大体上平行、大体上共面之导体，该等第二导体位于该等第一导体之上，其中在该第一记忆体层中之每一记忆体单元中，该第一二极体及该阻抗物切换元件安置于该等第一导体中之一者与该等第二导体中之一者之间。如请求项7之整体三维记忆体阵列，其中该第一记忆体层进一步包含第一复数个柱，其中每一第一柱垂直安置于该等第一导体中之一者与该等第二导体中之一者之间。如请求项7之整体三维记忆体阵列，其中该等第一导体或该等第二导体包含钨。如请求项7之整体三维记忆体阵列，其中该等第一导体或该等第二导体包含铝。如请求项7之整体三维记忆体阵列，其中该等第一二极体为半导体接面二极体。如请求项11之整体三维记忆体阵列，其中该等第一二极体包含锗、矽或者锗及/或矽之一合金。如请求项12之整体三维记忆体阵列，其中该等第一二极体基本上由锗或一半导体合金组成，该半导体合金为至少80原子百分比之锗。一种用于程式化及感测一记忆体阵列中之一记忆体单元的方法，其中该记忆体单元包含：一金属氧化物或氮化物化合物之一电阻率切换层，该金属氧化物或氮化物化合物包括恰好一种金属；及一个二极体，其包含多晶半导体材料，该电阻率切换层及该二极体电性串联配置，该方法包含：i)将一第一程式化脉冲施加至该记忆体单元，其中该第一程式化脉冲：a)可侦测地改变该电阻率切换层之一第一电阻率状态；或b)可侦测地改变该多晶半导体材料之一第二电阻率状态，或c)可侦测地改变该电阻率切换层之该第一电阻率状态且可侦测地改变该多晶半导体材料之该第二电阻率状态；及ii)读取该记忆体单元，其中该电阻率切换层之该第一电阻率状态用于储存资料且该多晶半导体材料之该第二电阻率状态用于储存资料，且该记忆体单元经调适以储存三个或更多个资料状态。如请求项14之方法，其中该记忆体单元经调适以储存四个资料状态。如请求项14之方法，其中该多晶半导体材料为多晶矽。如请求项14之方法，其中该二极体为一接面二极体。如请求项14之方法，其中该金属氧化物或氮化物化合物选自由以下组成之群：NixOy、NbxOy、TixOy、HfxOy、AlxOy、MgxOy、CoxOy、CrxOy、VxOy、ZnxOy、ZrxOy、BxNy及AlxNy。如请求项18之方法，其中该金属氧化物或氮化物化合物选自由以下组成之群：NiO、Nb2O5、TiO2、HfO2、Al2O3、MgO、CoO、CrO2、VO、ZnO、ZrO、BN及AlN。