存储器测试模式信号产生电路及方法

摘要

本发明提供了一种存储器测试模式信号产生电路及方法。根据本发明的存储器测试模式信号产生电路包括：多个存储模块，用于存储数据；主电路，用于产生时钟信号、模式代码信号、以及输出判断信号；以及与所述多个存储模块相对应的多个从电路，所述多个从电路分别与各自的存储模块相连，其中所述多个从电路依次级联，所述主电路将时钟信号、模式代码信号、以及输出判断信号提供给从电路。根据本发明的存储器测试模式信号产生电路能够使测试模式信号的产生和传递变得简单。

主权项

一种存储器测试模式信号产生电路，其特征在于，所述存储器测试模式信号产生电路包括：多个存储模块，用于存储数据；主电路，用于产生时钟信号以及模式代码信号；以及与所述多个存储模块相对应的多个从电路，所述多个从电路分别与各自的存储模块相连，其中所述多个从电路依次级联，所述主电路将时钟信号以及模式代码信号提供给从电路。