掩膜图案校正方法、半导体装置制造方法和半导体装置

摘要

本发明涉及掩膜图案校正方法、光掩膜、半导体装置制造方法和半导体装置。一种掩膜图案校正方法。对掩膜的掩膜图案进行校正使得通过基于上述掩膜的微加工工艺来形成所需尺寸的配线图案。其中，在实施上述微加工工艺之前，通过利用以图案尺寸和图案间距尺寸为参数的校正模型，对蚀刻邻近效应实施上述掩膜图案的校正。由此，能高精度地对蚀刻邻近效应进行掩膜图案校正，从而在基板上形成所需尺寸的配线图案。

主权项

一种掩膜图案校正方法，对掩膜的掩膜图案进行校正使得通过基于上述掩膜的微加工工艺来形成所需尺寸的配线图案，该掩膜图案校正方法的特征在于：在实施上述微加工工艺之前，利用校正模型对上述掩膜的掩膜图案进行校正从而对蚀刻邻近效应实施校正，其中，在上述校正模型中，图案尺寸和图案间距尺寸被设定为参数，上述校正模型至少包括由函数R‑n和对数函数Log(R)线性结合得到的式子，其中，R表示上述图案间距尺寸的参数，n为正实数。