| 发明名称 | 具有用于减少电容的间隙的器件 | ||
| 摘要 | 一种用于减少半导体器件之间电容的方法。在介电层(208)内形成多个接触结构(210)。形成掩模(212)以覆盖该接触结构，其中该掩模具有用于暴露该介电层部分的掩模特征(214)，其中该掩模特征具有宽度。利用侧壁沉积物(215)收缩该掩模特征的宽度。穿过该侧壁沉积物将间隙(216)蚀刻入该介电层。闭合该间隙以在该间隙内形成袋室(220)。 | ||
| 申请公布号 | CN101317259B | 申请公布日期 | 2011.07.13 |
| 申请号 | CN200680044251.3 | 申请日期 | 2006.11.17 |
| 申请人 | 朗姆研究公司 | 发明人 | S·M·列扎·萨贾迪;黄志松 |
| 分类号 | H01L21/768(2006.01)I | 主分类号 | H01L21/768(2006.01)I |
| 代理机构 | 上海胜康律师事务所 31263 | 代理人 | 周文强;李献忠 |
| 主权项 | 一种用于减少半导体器件配线之间电容的方法，包括：在介电层内形成多个接触结构；形成掩模以覆盖该接触结构，其中该掩模具有用于暴露该介电层部分的掩模特征，其中该掩模特征具有宽度；利用侧壁沉积物收缩该掩模特征的宽度；穿过该侧壁沉积物将间隙蚀刻入该介电层；以及闭合该间隙以在该间隙内形成袋室。 | ||
| 地址 | 美国加利福尼亚州 | ||