快闪存储器

摘要

一种快闪存储器，可内部自动校正错误，与现有产品具有互换性。它包括：存储器段；指令接口3，接受外部指令产生控制信号；电路7，由写入指令信号激活，产生控制信号；错误校正电路11，由写入数据输入指令信号激活，与外部输入的第一信号同步，接受外部输入的写入数据，由写入指令激活，与控制信号同步，产生检查数据；电路17，相对各个存储器单元设置，将写入数据或检查数据取入暂存；写入电路13～15，由写入指令激活，将存储的写入数据和检查数据写入存储器段。

主权项

一种快闪存储器，其特征在于包括：由多个快闪存储器单元构成的存储器段，占线信号输出电路，向外部输出占线信号，数据输入缓冲器，接受从外部输入的向各个存储器单元中写入的写入数据，暂时存储所述写入数据的多个数据存储电路，该多个数据存储电路的每个可存储n比特，和错误校正电路，取入m1比特的写入数据，其中m1＜n；产生m2比特的检查数据，其中m1+m2＜n；在产生所述m2比特的检查数据后，取入m3比特的写入数据，其中m1+m2+m3＜n；产生m4比特的检查数据，其中m1+m2+m3+m4≤n，在m1比特的写入数据输入至所述多个数据存储电路后，m2比特的检查数据被输入并暂时存储在所述多个数据存储电路中，在m3比特的写入数据输入至所述多个数据存储电路后，m4比特的检查数据被输入并暂时存储在所述多个数据存储电路中，在m4比特的检查数据暂时存储在所述多个数据存储电路中后，暂时存储在所述多个数据存储电路中的m1和m3比特的写入数据以及m2和m4比特的检查数据被写入所述存储器段中，所述错误校正电路在产生所述m2比特的检查数据时向外部输出来自所述占线信号输出电路的占线信号。