发明名称 二进制算术视频编码的高性能再归一化
摘要 描述为视频编码进行高性能再归一化的各种实施例。在一个或多个实施例中,再归一化可包括检测输入符号流的范围值中的前导‘0’的个数、输入符号流的偏移值中的一连串‘1’和在偏移值中的这一连串‘1’之后的一连串‘0’。可以基于迭代窗为多次再归一化迭代输出位流。迭代窗可以包括在偏移值中的这一连串‘1’之后的位范围,并且再归一化迭代的次数可以基于范围值中的前导‘0’的个数。在一些实施例中,可以将在一连串‘1’之后有一个或多个‘0’的模式识别为特定模式。还描述其它实施例并主张其它实施例的权利。
申请公布号 CN101573979B 申请公布日期 2011.07.06
申请号 CN200780048998.0 申请日期 2007.12.17
申请人 英特尔公司 发明人 K·维蒂亚纳坦
分类号 H04N7/26(2006.01)I;H03M7/50(2006.01)I;H03M7/40(2006.01)I 主分类号 H04N7/26(2006.01)I
代理机构 中国专利代理(香港)有限公司 72001 代理人 朱海煜;徐予红
主权项 一种为视频编码执行高性能再归一化的装置,包括:多个检测模块,用于检测输入符号流的范围值中的前导‘0’的个数、所述输入符号流的偏移值中的一连串‘1’和所述偏移值中的所述一连串‘1’之后的一连串‘0’;以及位流生成模块,用于基于迭代窗为多次再归一化迭代输出位流,所述迭代窗包含所述偏移值中的所述一连串‘1’之后的位范围,所述再归一化迭代的次数基于所述范围值中所述前导‘0’的个数。
地址 美国加利福尼亚州