发明名称 |
半导体结构及其制造方法 |
摘要 |
本发明一实施例中,提供一种半导体结构金属栅极堆叠的制造方法,该方法包括:形成一第一伪栅极与一第二伪栅极于一基板上;移除该第一伪栅极的一多晶硅层,以形成一第一栅极沟槽;形成一第一金属层与一第一铝层于该第一栅极沟槽中;对该基板实施一化学机械研磨(CMP)工艺;使用一含氮与含氧气体,对该第一铝层实施一回火工艺,以形成一界面层于该第一铝层上,该界面层含铝、氮与氧;移除该第二伪栅极的一多晶硅层,以形成一第二栅极沟槽;以及形成一第二金属层与一第二铝层于该第二栅极沟槽中,该第二铝层形成于该第二金属层上。本发明的优点包括:可避免p型场效晶体管(pFET)的门槛电压漂移;可降低半导体结构的RC延迟,改善电路效能。 |
申请公布号 |
CN102117745A |
申请公布日期 |
2011.07.06 |
申请号 |
CN201010529270.3 |
申请日期 |
2010.10.29 |
申请人 |
台湾积体电路制造股份有限公司 |
发明人 |
黄国彬;李思毅;陈嘉仁;杨棋铭;陈其贤;林进祥 |
分类号 |
H01L21/28(2006.01)I;H01L21/8238(2006.01)I;H01L27/092(2006.01)I;H01L29/49(2006.01)I |
主分类号 |
H01L21/28(2006.01)I |
代理机构 |
隆天国际知识产权代理有限公司 72003 |
代理人 |
姜燕;陈晨 |
主权项 |
一种半导体结构的制造方法,包括:形成一第一伪栅极与一第二伪栅极于一半导体基板上,每一第一与第二伪栅极包括一介电材料层与一多晶硅层,形成于该介电材料层上;移除该第一伪栅极的该多晶硅层,以形成一第一栅极沟槽;形成一第一金属栅电极于该第一栅极沟槽中,该第一金属栅电极包括一第一金属层与一第一铝层,该第一金属层具有一第一工作函数,该第一铝层形成于该第一金属层上;对该半导体基板实施一化学机械研磨工艺;对该第一金属栅电极的该第一铝层实施一回火工艺,该回火工艺包括一含氮与含氧气体,其回火时间低于60秒;实施一蚀刻工艺,以移除该第二伪栅极的该多晶硅层,以形成一第二栅极沟槽;以及形成一第二金属栅电极于该第二栅极沟槽中,该第二金属栅电极包括一第二金属层与一第二铝层,该第二金属层具有一第二工作函数,不同于该第一工作函数,该第二铝层形成于该第二金属层上。 |
地址 |
中国台湾新竹市 |