| 主权项 |
一种降频滤波器，包括：复数个计算装置，各具有乘法器和累加器；复数个系数记忆体，该等系数记忆体系储存滤波器系数，并分别对应于该等计算装置；以及选择器，该选择器与时脉讯号同步地依序选择性地输出该复数个计算装置之输出；其中，当降频比率为n时，被依序移位达n个滤波器系数之滤波器系数系从该复数个系数记忆体被读出，并乘上该等计算装置之该等乘法器中之讯号，而相乘后之结果系累加于该累加器中以待输出。如申请专利范围第1项之降频滤波器，其中，该复数个系数记忆体具有：环式记忆体，该环式记忆体系储存先前已计算过的所有滤波器系数，并且从该环式记忆体以与该时脉讯号同步之方式依续循环地读出该滤波器系数；以及复数个移位暂存器，系梯级连接至该环式记忆体；其中，该等移位暂存器具有当该降频比率为n时能够储存n个滤波器系数的容量，而从该环式记忆体读出之滤波器系数系储存入该复数个移位暂存器以及从该复数个移位暂存器读取出，同时依序地移位该滤波器系数。如申请专利范围第1项之降频滤波器，其中，该计算装置之数目等于或大于藉由将该滤波器系数之数目除以该降频比率所获得之值。如申请专利范围第1项之降频滤波器，其中，储存于该系数记忆体中之该滤波器系数之数目系等于或小于藉由将该等计算装置之数目乘上该降频比率所获得之值。 |
