| 主权项 |
一种双闸极电晶体，包括：一第一闸极，位于一基板上；一第一介电层，覆盖于该第一闸极与该基板上；一半导体层，位于该第一介电层与该第一闸极上，且该半导体层区分为二端的一第一掺杂区，及中间的一非掺杂区；一第二介电层，覆盖于该半导体层与该基板上；一第二闸极，位于该第二介电层上；一第三介电层，覆盖于该第二闸极与该基板上；以及一第一电极与一第二电极，分别位于该第三介电层上且分别电性连接于该半导体层之二端之该第一掺杂区，其中，第二电极与该第一电极之间，具有一间隔，用以互相分离，且该第二闸极或是该第一闸极，其一侧端重叠于该第一掺杂区，至于另一侧端仅重叠于该非掺杂区，而未重叠于该第一掺杂区。如申请专利范围第1项之双闸极电晶体，更包含：一第四介电层，形成于该第二介电层与该第三介电层之间，且其覆盖该第二闸极。如申请专利范围第1项之双闸极电晶体，其中该第二闸极靠近该第二电极所电性连接之一该第一掺杂区之一侧，系重叠于该间隔之上方。如申请专利范围第3项之双闸极电晶体，其中该第二闸极远离该第二电极所电性连接之一该第一掺杂区之另一侧，系与部份该第一电极所电性连接之一该第一掺杂区重叠。如申请专利范围第1项之双闸极电晶体，其中该第二闸极靠近该第二电极所电性连接之一该第一掺杂区之一侧壁，距该第一电极所电性连接之一该第一掺杂区1/3处至与该第二电极所电性连接之一该第一掺杂区侧壁切齐之间。如申请专利范围第5项之双闸极电晶体，其中该第二闸极远离该第二电极所电性连接之一该第一掺杂区之另一侧壁，其垂直映射系落于该第一电极所电性连接之一该第一掺杂区。如申请专利范围第1项之双闸极电晶体，其中该第二闸极系与部份该间隔重叠，该部份间隔占该间隔之1/3以上。如申请专利范围第1项之双闸极电晶体，其中该第一闸极靠近该第二电极所电性连接之一该第一掺杂区之一侧。如申请专利范围第8项之双闸极电晶体，其中该第一闸极远离该第二电极所电性连接之一该第一掺杂区之另一侧，系与部份该第一电极所电性连接之一该第一掺杂区重叠。如申请专利范围第1项之双闸极电晶体，其中该半导体层之材料系包含非晶矽、多晶矽、单晶矽、微晶矽或上述之组合。如申请专利范围第1项之双闸极电晶体，其中该第一闸极靠近该第二电极所电性连接之一该第一掺杂区之一侧壁，距该第一电极所电性连接之一该第一掺杂区1/3处至与该第二电极所电性连接之一该第一掺杂区侧壁切齐之间。如申请专利范围第11项之双闸极电晶体，其中该第一闸极远离该第二电极所电性连接之一该第一掺杂区之另一侧壁，其垂直映射于该第一电极所电性连接之一该第一掺杂区。如申请专利范围第1项之双闸极电晶体，其中该第一闸极系与部份该间隔重叠，该部份间隔占该间隔之1/3以上。如申请专利范围第1项之双闸极电晶体，其中该半导体层系包含一第二掺杂区及一第三掺杂区，其中该第二掺杂区、该第三掺杂区及该非掺杂区，系位于该半导体层之二端之该第一掺杂区之间。如申请专利范围第14项之双闸极电晶体，其中该非掺杂区，系位于该第二掺杂区及该第三掺杂区之间。如申请专利范围第1项之双闸极电晶体，其中该半导体层系包含一第二掺杂区及一非掺杂区，其中该第二掺杂区及该非掺杂区，系位于该半导体层之二端之该第一掺杂区之间。如申请专利范围第16项之双闸极电晶体，其中该非掺杂区，系位于该第二掺杂区及该半导体层之其中一端之该第一掺杂区之间。如申请专利范围第1项之双闸极电晶体，其中该第一闸极及该第二闸极之其中之一者并未与该第二电极重叠。一种画素结构，系包括：如申请专利范围第1项所述之双闸极电晶体；至少一电容；及至少一电性连接于该双闸极电晶体之讯号线，且该讯号线系包含至少一扫描线及至少一资料线。如申请专利范围第19项所述之画素结构，其中，该双闸极电晶体之该第一闸极，系电性连接于该扫描线，且该第二闸极系电性连接于该第一闸极。如申请专利范围第20项所述之画素结构，更包含一导线，其中，该双闸极电晶体之该第一闸极，系电性连接于该扫描线，且该第二闸极系电性连接于该导线。 |
