| 主权项 |
一种积体电路装置，包含：金属化内连线系统，叠于半导体基材上，该金属化内连线系统包含至少第一及第二内连线特性位在一介电层内；一电源汇流排，位在该金属化内连线系统之上，该电源汇流排包含第一接触垫区，架构以用于该积体电路装置外之连接，其系与该第一内连线特性接触、及第二区，与该第二内连线特性接触；及一钝化层，叠于该电源汇流排之至少一部份上，以曝露出该第一接触垫区的至少一部份并保护该第二区。如申请专利范围第1项所述之积体电路装置，其中该第一接触垫区的上表面的平面并未与该第二区的上表面的平面共平面。如申请专利范围第2项所述之积体电路装置，其中该第二区的该平面系在该第一接触垫区的该平面之上。如申请专利范围第1项所述之积体电路装置，其中该第一接触垫区被架构以以黏着线直接附接于其上而用于该装置外的连接。如申请专利范围第1项所述之积体电路装置，其中该第一接触垫区系被架构以焊锡凸块直接附接于其上而用于该装置外的连接。如申请专利范围第1项所述之积体电路装置，其中该金属化内连线系统包含铜，及更包含一阻障材料位在该金属化内连线系统与该第一接触垫区接触该第一内连线特性及该第二区接触该第二内连线特性的区域中之该等电源汇流排之间。如申请专利范围第1项所述之积体电路装置，其中该金属化内连线系统更包含实质水平导电横流道及实质垂直导电导孔互连于该导电横流道之上及之下。如申请专利范围第1项所述之积体电路装置，其中该电源汇流排包含铝及铜的合金。一种用以形成积体电路装置的制程，包含：设置金属化内连线系统，叠在半导体基材之上，该金属化内连线系统包含至少第一及第二内连线特性位在介电层内；形成电源汇流排在该金属化内连线系统之上，该电源汇流排包含第一接触垫区，架构以对该积体电路装置外之连接，其系与该第一内连线特性接触，及第二区与该第二内连线特性接触；及建立钝化层叠在该电源汇流排之至少一部份之上，以曝露该第一接触垫区的至少一部份并保护该第二区。如申请专利范围第9项所述之制程，其中形成电源汇流排包含形成有包含铝及铜合金的电源汇流排。 |
