| 主权项 |
一种半导体记忆体装置，其包括：一记忆体单元阵列，其包含复数组记忆体单元群组及预先决定数量之冗余记忆体单元群组；一冗余位址解码器，其包括预先决定数量之冗余解码器，用于当一第一缺陷位址相同于一外部施加之位址时，存取该等冗余记忆体单元群组中之至少一群组；一缺陷位址侦测单元，用于在一测试作业期间实行对于该记忆体单元阵列的一写入作业与一读取作业，以侦测一缺陷位址，并且当该侦测之缺陷位址被侦测到预先决定次数或以上时，输出一相同缺陷位址以作为该第一缺陷位址；及一缺陷位址程式化单元，用于在一程式化作业期间，接收及程式化自该缺陷位址侦测单元输出之该第一缺陷位址。如请求项1之装置，进一步包括：一冗余控制单元，用于接收自该等冗余解码器输出的预先决定数量之冗余讯号，以及回应于该等冗余讯号，输出该经程式化之第一缺陷位址至该等冗余解码器中之一未使用之冗余解码器。如请求项2之装置，其中该等冗余解码器之每一者于在一晶圆级程式化一第二缺陷位址时产生该冗余讯号，并且当该经程式化之第二缺陷位址相同于该外部施加之位址时，存取该等冗余记忆体单元群组中之至少另一群组。如请求项3之装置，其中当该外部施加之位址相同于该第一缺陷位址与该第二缺陷位址中之一者时，该冗余位址解码器产生一启用讯号，及回应于该启用讯号而停用该冗余位址解码器。如请求项1之装置，进一步包括：一位址解码器，用于回应该外部施加之位址而存取该等记忆体单元群组中之至少一者；及一模式设定单元，用于在一模式设定作业期间，回应于一外部施加之讯号而产生一用于该测试作业之测试启用讯号及一用于该程式化作业之程式化启用讯号。如请求项5之装置，其中该缺陷位址侦测单元包括：一资料输入与错误码产生部件，用于在该写入作业期间接收外部施加之输入资料，以产生一相对应于该输入资料的错误码，并且输出该输入资料与该错误码至该记忆体单元阵列；一错误侦测与校正部件，用于在该读取作业期间接收来自该记忆体单元阵列之读取资料，并且侦测该读取资料中所包括之资料是否有一错误，以产生一错误讯号；及一缺陷位址产生单元，其系回应于该测试启用讯号而予以启用，并且用于回应于该错误讯号而储存该外部施加之位址作为该缺陷位址，以及在该相同之缺陷位址中产生该错误讯号达预先决定次数或以上时，输出该缺陷位址以作为该第一缺陷位址。如请求项6之装置，其中该缺陷位址产生单元包括：一第一切换器，用于回应于该错误讯号而传输该外部施加之位址；一位址输入控制器，用于回应于一位址非相同讯号而产生一位址输入控制讯号；一第二切换器，用于回应于该位址输入控制讯号而传输该外部施加之位址；一选择器，用于回应于该位址输入控制讯号而启用预先决定数量之选择讯号中之一者；及预先决定数量之错误分类与储存部件，每一者包括：一位址储存部件，用于储存一暂时缺陷位址；一比较与讯号产生器，用于当自该第一切换器传输之该外部施加之位址相同于该暂时缺陷位址时产生一位址相同讯号，以及当自该第一切换器传输之该外部施加之位址不同于该暂时缺陷位址时产生该位址非相同讯号；一第三切换器，用于产生该位址相同讯号达预先决定次数或以上时，输出该暂时缺陷位址以作为该第一缺陷位址；一切换控制器，用于回应于该选择讯号而产生一切换控制讯号；及一第四切换器，用于回应于该切换控制讯号而输出自该第二切换器输出之一位址以作为该暂时缺陷位址。如请求项7之装置，其中该错误侦测与校正部件包括：一错误侦测器，用于产生一相对应于该读取资料中所包括之该资料的一错误码，以及当该错误码不同于该读取资料中所包括之一错误码时产生该错误讯号；及一错误校正器，用于回应于该错误讯号而校正该读取资料中所包括之该资料的错误，以产生输出资料。如请求项5之装置，其中该缺陷位址程式化单元包括：一程式化控制部件，其系回应于该程式化启用讯号而予以启用以产生复数个程式化时脉讯号，并且回应于一程式化结束讯号而予以停用；预先决定数量之程式化部件，用于回应于该复数个程式化时脉讯号与一高电压而程式化该第一缺陷位址；及一程式化结束侦测单元，用于当该经程式化之第一缺陷位址相同于该第一缺陷位址时，产生该程式化结束讯号。如请求项9之装置，其中该程式化控制部件包括：一时脉产生器，用于回应于该程式化启用讯号而产生一第一时脉讯号，并且回应于该程式化结束讯号而予以停用；及一程式化时脉讯号产生器，用于回应于该第一时脉讯号而产生依序启用之该复数个程式化时脉讯号，并且回应于该程式化结束讯号而予以停用。如请求项10之装置，其中该程式化时脉讯号产生器包括：一移位暂存器，其包括经串联连接之复数个正反器，并且回应于该第一时脉讯号而对一高位准讯号进行移位，并且用于产生一移位结束讯号，以及回应于该移位结束讯号与该程式化结束讯号中之一者而重设该等正反器；及一组合电路，用于回应于该移位结束讯号而产生该等正反器之输出讯号以作为该等程式化时脉讯号。如请求项9之装置，其中该等程式化部件之每一者包括复数个程式化电路，每一程式化电路具有一能够被电切断之熔丝，并且当施加该高电压至该等程式化部件时，该等程式化部件回应于该等程式化时脉讯号之每一者而同时程式化该第一缺陷位址之至少1位元，该第一缺陷位址被施加至该等程式化部件之每一者。如请求项12之装置，其中该等程式化电路之每一者包括：一逻辑AND闸，用于回应于该程式化时脉讯号而输出该第一缺陷位址之1位元；一第一熔丝，其一端连接至一电源供应电压端子；一第二熔丝，其一端连接至该电源供应电压端子；一第一切换电晶体，其具有一连接至该第一熔丝之另一端的汲极、一被施加该逻辑AND闸之一输出讯号的一闸极及一连接至一接地电压之源极；一第一PMOS电晶体，其具有一连接至该第一熔丝之该另一端的源极、一连接至一第一节点的闸极及一连接至一第二节点之汲极；一第二PMOS电晶体，其具有一连接至该第二熔丝之该另一端的源极、一连接至该第二节点的闸极及一连接至该第一节点之汲极；一第一NMOS电晶体，其具有一连接至该第一PMOS电晶体之该汲极的汲极、一连接至该第二节点的闸极及一连接至该接地电压之源极；及一第二NMOS电晶体，其具有一连接至该第一节点的汲极、一连接至该第二节点的闸极及一连接至该接地电压之源极，其中该等程式化电路之每一者透过该第二节点输出该经程式化之第一缺陷位址之1位元，并且在该程式化作业期间施加该高电压至该电源供应电压端子。如请求项2之装置，其中该冗余控制单元进一步包括：一切换部件，用于回应于预先决定数量之切换时脉讯号之每一者而输出该经程式化之第一缺陷位址。如请求项14之装置，其中该冗余控制单元进一步包括：一时脉讯号产生部件，用于产生一时脉讯号，并且回应于该时脉讯号而循序产生该等切换时脉讯号。如请求项3之装置，其中该冗余控制单元包括：经级联连接的预先决定数量之冗余控制电路，该预先决定数量之冗余控制电路除了一第一冗余控制电路以外之每一者包括：一解码器，用于接收一前端冗余讯号与相对应之冗余讯号，用以当该前端冗余讯号与该相对应之冗余讯号两者皆指示出使用冗余时启用一第一解码讯号，当该前端冗余讯号指示出使用冗余且该相对应之冗余讯号指示出未使用冗余时启用一第二解码讯号，当该前端冗余讯号指示出未使用冗余且该相对应之冗余讯号指示出使用冗余时启用一第三解码讯号，以及当该前端冗余讯号与该相对应之冗余讯号两者皆指示出未使用冗余时启用一第四解码讯号；及一切换控制讯号产生部件，用于当该前端冗余控制电路之一第一输出讯号被停用时产生该第一解码讯号以作为该第一输出讯号，当该前端冗余控制电路之该第一输出讯号被启用时产生该第二解码讯号以作为一第二输出讯号，当该前端冗余控制电路之一切换控制讯号被停用时产生该第三解码讯号以作为该第一输出讯号，当该前端冗余控制电路之该切换控制讯号被启用时产生该第四解码讯号以作为该第二输出讯号，以及回应于一时脉讯号而输出该第二输出讯号以作为该切换控制讯号。如请求项3之装置，其中该冗余控制单元包括：经级联连接的预先决定数量之冗余控制电路，该等冗余控制电路除了一第一冗余控制电路以外之每一者包括：一解码器，用于接收一前端冗余讯号与相对应之冗余讯号以产生一第一至第四解码讯号；一第一切换器，用于回应于自该前端冗余控制电路输出之该第一输出讯号，而产生该第一解码讯号以作为一第一输出讯号，或产生该第二解码讯号以作为一第二输出讯号；一第二切换器，用于回应于自该前端冗余控制电路输出之一切换控制讯号，而产生该第三解码讯号以作为该第一输出讯号，或产生该第四解码讯号以作为该第二输出讯号；及一第一正反器，用于回应于一时脉讯号而输出该第二输出讯号以作为该相对应之切换控制讯号。如请求项17之装置，其中经级联连接的该等冗余控制电路之该第一冗余控制电路包括：一第三切换器，用于回应于一第一冗余讯号，而产生一电源供应电压以作为该第一冗余控制电路之一第一输出讯号，或产生该第一冗余控制电路之一第二输出讯号；及一第二正反器，用于回应于该时脉讯号而输出该第二输出讯号以作为一第一切换控制讯号。如请求项16之装置，其中该冗余控制单元进一步包括：预先决定数量之第四切换器，用于回应于自该等冗余控制电路输出之该等切换控制讯号而传输该经程式化之第一缺陷位址。如请求项19之装置，其中该等冗余解码器之每一者被包含在该等冗余记忆体单元群组之每一者中，并且包括：一冗余讯号产生部件，其包括一第一熔丝，并且用于当施加一重设讯号时依据该第一熔丝之切断而产生该冗余讯号；一第一解码器，其包括复数个第二熔丝，并且用于该等第二熔丝之切断而程式化该第二缺陷位址，以及当该经程式化之第二缺陷位址相同于该外部施加之位址时，回应于该冗余讯号而产生一用于选择相对应之冗余记忆体单元群组的选择讯号；一冗余控制讯号产生部件，用于侦测自该等第四切换器中之一对应者施加之该第一缺陷位址，以产生一冗余控制讯号；及一第二解码器，其回应于该冗余控制讯号而予以启用，并且用于当该经程式化之第一缺陷位址相同于该外部施加之位址时，产生一用于选择相对应之冗余记忆体单元群组的选择讯号。如请求项20之装置，其中该重设讯号系在一初始化作业期间进行自一低位准转变至一高位准及在预先决定时间量进行自一高位准转变至一低位准的讯号，及该冗余讯号产生部件包括：一第一PMOS电晶体，其具有一被施加一电源供应电压的源极及一被施加该重设讯号的闸极；一第一NMOS电晶体，其具有一被施加一接地电压的源极、一被施加该重设讯号的闸极及一连接至一第一节点的汲极；一第一反转器，用于反转在该第一节点处之一讯号，以输出该冗余讯号至一第二节点；及一第二NMOS电晶体，其具有一被施加该接地电压的源极、一被施加该冗余讯号的闸极及一连接至该第一节点的汲极，该第一熔丝系连接于该第一PMOS电晶体之该汲极与该第一NMOS电晶体之该汲极之间。如请求项20之装置，其中该第一解码器包括复数个熔丝程式化电路，该复数个熔丝程式化电路分别包括该等第二熔丝，并且该等熔丝程式化电路之每一者包括：一第一NMOS电晶体，其具有一被施加该冗余讯号的闸极及一被施加相对应于该外部施加之位址之1位元的汲极(或一源极)；该等第二熔丝之一者之一端连接至该第一NMOS电晶体之该源极(或该汲极)；及一第二NMOS电晶体，其具有一被施加该冗余讯号之一经反转讯号的闸极、一连接至该等第二熔丝之该第二熔丝之该另一端的汲极及一被施加一接地电压的源极，并且透过该第二NMOS电晶体之该汲极输出一输出讯号。如请求项20之装置，其中该冗余控制讯号产生部件包括一逻辑OR闸，用于对于自该等第四切换器中之该相对应之第四切换器输出的该经程式化之第一缺陷位址之一1位元讯号与该1位元讯号之一经反转讯号执行逻辑OR运算，以产生该冗余控制讯号。如请求项23之装置，其中该第二解码器包括相对应于该外部施加之位址之各别位元的多个电路，并且该第二解码器之该等电路之每一者包括：一第一NMOS电晶体，其具有一被施加该外部施加之位址之该相对应位元的汲极(或一源极)及一被施加该冗余控制讯号的闸极；一第二NMOS电晶体，其具有一连接至该第一NMOS电晶体之该源极(或该汲极)的汲极及一被施加该第一缺陷位址之该相对应位元的的闸极；及一第三NMOS电晶体，其具有一连接至该第二NMOS电晶体之该源极的汲极、一被施加该冗余讯号之一经反转讯号的闸极及一被施加一接地电压的源极，并且透过该第三NMOS电晶体之该汲极输出一输出讯号。一种半导体记忆体装置，其包括：一记忆体单元阵列，其包含复数组记忆体单元群组及预先决定数量之冗余记忆体单元群组；复数个冗余解码器，其用于当在一晶圆级程式化一第一缺陷位址时产生一冗余讯号，当该经程式化之第一缺陷位址相同于一外部施加之位址时存取该等冗余记忆体单元群组中之至少另一群组，并且当在一封装级侦测到之一第二缺陷位址相同于该外部施加之位址时存取该等冗余记忆体单元群组中之至少另一群组；一缺陷位址侦测单元，用于在该封装级之一测试作业期间实行对于该记忆体单元阵列的一写入作业与一读取作业，以侦测该第二缺陷位址，并且输出该侦测之第二缺陷位址；一缺陷位址程式化单元，用于在一程式化作业期间，接收自该缺陷位址侦测单元输出之该第二缺陷位址并且程式化该第二缺陷位址；及一冗余控制单元，用于回应于该冗余讯号，输出该经程式化之第二缺陷位址至该等冗余解码器中之一未使用之冗余解码器。如请求项25之装置，进一步包括：一模式设定单元，用于在一模式设定作业期间，回应于一外部施加之讯号而产生一用于该测试作业之测试启用讯号及一用于该程式化作业之程式化启用讯号。如请求项26之装置，其中该缺陷位址侦测单元包括：一资料输入与错误码产生部件，用于在该写入作业期间接收外部施加之输入资料，以产生一相对应于该输入资料的错误码，并且输出该输入资料与该错误码至该记忆体单元阵列；一错误侦测与校正部件，用于在该读取作业期间接收来自该记忆体单元阵列之读取资料，并且侦测该读取资料中所包括之资料是否有一错误，以产生一错误讯号；及一缺陷位址产生单元，其系回应于该测试启用讯号而予以启用，并且用于回应于该错误讯号而储存该外部施加之位址作为一缺陷位址，以及在一相同缺陷位址中产生该错误讯号达预先决定次数或以上时，输出该缺陷位址以作为该第二缺陷位址。如请求项27之装置，其中该缺陷位址产生单元包括：一第一切换器，用于回应于该错误讯号而传输该外部施加之位址；一位址输入控制器，用于回应于一位址非相同讯号而产生一位址输入控制讯号；一第二切换器，用于回应于该位址输入控制讯号而传输该外部施加之位址；一选择器，用于回应于该位址输入控制讯号而启用预先决定数量之选择讯号中之一者；及预先决定数量之错误分类与储存部件，每一者包括：一位址储存部件，用于储存一暂时缺陷位址；一比较与讯号产生器，用于当自该第一切换器传输之该外部施加之位址相同于该暂时缺陷位址时产生一位址相同讯号，以及当自该第一切换器传输之该外部施加之位址不同于该暂时缺陷位址时产生该位址非相同讯号；一第三切换器，用于产生该位址相同讯号达预先决定次数或以上时，输出该暂时缺陷位址以作为该第二缺陷位址；一切换控制器，用于回应于该选择讯号而产生一切换控制讯号；及一第四切换器，用于回应于该切换控制讯号而输出自该第二切换器输出之一位址以作为该暂时缺陷位址。如请求项28之装置，其中该错误侦测与校正部件包括：一错误侦测器，用于产生一相对应于该读取资料中所包括之该资料的一错误码，以及当该错误码不同于该读取资料中所包括之一错误码时产生该错误讯号；及一错误校正器，用于回应于该错误讯号而校正该读取资料中所包括之该资料的错误，以产生输出资料。如请求项26之装置，其中该缺陷位址程式化单元包括：一程式化控制部件，其系回应于该程式化启用讯号而予以启用以施加一高电压并且产生复数个程式化时脉讯号，以及回应于一程式化结束讯号而予以停用；预先决定数量之程式化部件，用于回应于该复数个程式化时脉讯号与该高电压而程式化该第二缺陷位址；及一程式化结束侦测单元，用于当该经程式化之缺陷位址相同于该第一及第二缺陷位址之一者时，产生该程式化结束讯号。如请求项30之装置，其中该程式化控制部件包括：一时脉产生器，用于回应于该程式化启用讯号而产生一第一时脉讯号，并且回应于该程式化结束讯号而予以停用；及一程式化时脉讯号产生器，用于回应于该第一时脉讯号而产生依序启用之该复数个程式化时脉讯号，并且回应于该程式化结束讯号而予以停用。如请求项31之装置，其中该程式化时脉讯号产生器包括：一移位暂存器，其包括经串联连接之复数个正反器，并且回应于该第一时脉讯号而对一高位准讯号进行移位，并且用于产生一移位结束讯号，以及回应于该移位结束讯号与该程式化结束讯号中之一者而重设该等正反器；及一组合电路，用于回应于该移位结束讯号而产生该等正反器之输出讯号以作为该等程式化时脉讯号。如请求项30之装置，其中该等程式化部件之每一者包括复数个程式化电路，每一程式化电路具有一能够被电切断之熔丝，并且当施加该高电压至该等程式化部件时，该等程式化部件回应于该等程式化时脉讯号之每一者而同时程式化该第二缺陷位址之至少1位元，该第一缺陷位址被施加至该等程式化部件之每一者。如请求项25之装置，其中该冗余控制单元进一步包括：一切换部件，用于回应于预先决定数量之切换时脉讯号之每一者而输出该经程式化之第二缺陷位址。如请求项34之装置，其中该冗余控制单元进一步包括：一时脉讯号产生部件，用于产生一时脉讯号，并且回应于该时脉讯号而循序产生该等切换时脉讯号。如请求项25之装置，其中该冗余控制单元包括：经级联连接的预先决定数量之冗余控制电路，该预先决定数量之冗余控制电路除了一第一冗余控制电路以外之每一者包括：一解码器，用于接收一前端冗余讯号与相对应之冗余讯号，用以当该前端冗余讯号与该相对应之冗余讯号两者皆指示出使用冗余时启用一第一解码讯号，当该前端冗余讯号指示出使用冗余且该相对应之冗余讯号指示出未使用冗余时启用一第二解码讯号，当该前端冗余讯号指示出未使用冗余且该相对应之冗余讯号指示出使用冗余时启用一第三解码讯号，以及当该前端冗余讯号与该相对应之冗余讯号两者皆指示出未使用冗余时启用一第四解码讯号；及一切换控制讯号产生部件，用于当该前端冗余控制电路之一第一输出讯号被停用时产生该第一解码讯号以作为该第一输出讯号，当该前端冗余控制电路之该第一输出讯号被启用时产生该第二解码讯号以作为一第二输出讯号，当该前端冗余控制电路之一切换控制讯号被停用时产生该第三解码讯号以作为该第一输出讯号，当该前端冗余控制电路之该切换控制讯号被启用时产生该第四解码讯号以作为该第二输出讯号，以及回应于一时脉讯号而输出该第二输出讯号以作为该切换控制讯号。如请求项25之装置，其中该冗余控制单元包括：经级联连接的预先决定数量之冗余控制电路，该等冗余控制电路除了一第一冗余控制电路以外之每一者包括：一解码器，用于接收一前端冗余讯号与相对应之冗余讯号以产生一第一至第四解码讯号；一第一切换器，用于回应于自该前端冗余控制电路输出之该第一输出讯号，而产生该第一解码讯号以作为一第一输出讯号，或产生该第二解码讯号以作为一第二输出讯号；一第二切换器，用于回应于自该前端冗余控制电路输出之一切换控制讯号，而产生该第三解码讯号以作为该第一输出讯号，或产生该第四解码讯号以作为该第二输出讯号；及一第一正反器，用于回应于一时脉讯号而输出该第二输出讯号以作为该相对应之切换控制讯号。如请求项37之装置，其中经级联连接的该等冗余控制电路之该第一冗余控制电路包括：一第三切换器，用于回应于一第一冗余讯号，而产生一电源供应电压以作为该第一冗余控制电路之一第一输出讯号，或产生该第一冗余控制电路之一第二输出讯号；及一第二正反器，用于回应于该时脉讯号而输出该第二输出讯号以作为一第一切换控制讯号。一种一半导体记忆体装置之冗余方法，该半导体记忆体装置包括一记忆体阵列，该记忆体阵列包含复数组记忆体单元群组及预先决定数量之冗余记忆体单元群组，该方法包括：在一测试作业期间实行对于该记忆体单元阵列的一写入作业与一读取作业，以侦测一缺陷位址，并且当一相同缺陷位址被侦测到预先决定次数或以上时，输出该相同缺陷位址；在一程式化作业期间，接收并且程式化该经侦测之缺陷位址，以产生该经程式化之缺陷位址；及当该经程式化之缺陷位址相同于一外部施加之位址时，在一常态操作中存取该冗余记忆体单元群组。如请求项39之方法，其中侦测该缺陷位址包括：该写入作业期间接收外部施加之输入资料，并且产生一相对应于该输入资料的错误码，并且输出该输入资料与该错误码至该记忆体单元阵列；在该读取作业期间接收来自该记忆体单元阵列之读取资料，并且侦测该读取资料中所包括之资料是否有一错误，以产生一错误讯号；及回应于该错误讯号而储存该外部施加之位址作为一暂时缺陷位址，以及在该相同之暂时缺陷位址中产生该错误讯号达预先决定次数或以上时，输出该暂时缺陷位址以作为该缺陷位址。如请求项39之方法，其中程式化该缺陷位址包括：程式化该缺陷位址之至少1位元；及当该经程式化之缺陷位址相同于该侦测之缺陷位址时结束该缺陷位址之该程式化，并且当该经程式化之缺陷位址不同于该侦测之缺陷位址时重新程式化该缺陷位址。如请求项39之方法，其中该半导体记忆体装置进一步包括用于存取该等冗余记忆体单元群组的预先决定数量之冗余解码器，并且存取该等冗余记忆体单元群组包括回应于自该等冗余解码器输出之预先决定数量之冗余讯号，而输出该经程式化之缺陷位址至该等冗余解码器中之一未使用之冗余解码器。如请求项42之方法，其中该半导体记忆体装置进一步包括经级联连接的预先决定数量之冗余控制电路，并且输出该经程式化之缺陷位址至该未使用之冗余解码器包括：接收一相邻冗余讯号与相对应之冗余讯号，用以当该相邻冗余讯号与该相对应之冗余讯号两者皆指示出使用冗余时启用一第一解码讯号，当该相邻冗余讯号指示出使用冗余且该相对应之冗余讯号指示出未使用冗余时启用一第二解码讯号，当该相邻冗余讯号指示出未使用冗余且该相对应之冗余讯号指示出使用冗余时启用一第三解码讯号，以及当该相邻冗余讯号与该相对应之冗余讯号两者皆指示出未使用冗余时启用一第四解码讯号；及当一前端冗余控制电路之一第一输出讯号被停用时产生该第一解码讯号以作为该第一输出讯号，当该前端冗余控制电路之该第一输出讯号被启用时产生该第二解码讯号以作为一第二输出讯号，当该前端冗余控制电路之一切换控制讯号被停用时产生该第三解码讯号以作为该第一输出讯号，当该前端冗余控制电路之该切换控制讯号被启用时产生该第四解码讯号以作为该第二输出讯号，并且回应于一时脉讯号而输出该第二输出讯号以作为该切换控制讯号。 |
