发明名称 |
集成电路芯片封装及实体层介面排列 |
摘要 |
本发明公开一种集成电路封装及实体层介面排列,该集成电路封装包括一集成电路芯片、一封装载板及多个将集成电路芯片连接至封装载板的导电凸块。集成电路芯片包括一基底及一配置在基底的一有源面上的集成电路层。有源面具有一核心区及一围绕着核心区的信号区。集成电路层包括一第一实体层介面。第一实体层介面包括多个第一凸块垫及多个分别电性连接至这些第一凸块垫的内部垫。这些第一内部垫多排地排列于信号区。 |
申请公布号 |
CN102110666A |
申请公布日期 |
2011.06.29 |
申请号 |
CN201010555054.6 |
申请日期 |
2010.11.23 |
申请人 |
威盛电子股份有限公司 |
发明人 |
赖威志;姜凡 |
分类号 |
H01L23/48(2006.01)I;H01L23/485(2006.01)I |
主分类号 |
H01L23/48(2006.01)I |
代理机构 |
北京市柳沈律师事务所 11105 |
代理人 |
彭久云 |
主权项 |
一种集成电路封装,包括:一集成电路芯片;一封装载板;以及多个导电凸块,该集成电路芯片经由该多个导电凸块连接于该封装载板,其中该集成电路芯片包括:一基底,具有一有源面,该有源面具有一核心区及一围绕着该核心区的信号区;以及一集成电路层,配置在该有源面上,并包括:一第一实体层介面,包括:多个第一凸块垫;以及多个第一内部垫,分别电性连接至该多个第一凸块垫,其中该多个第一内部垫多排地排列于该信号区。 |
地址 |
中国台湾台北县 |