一种安全类芯片的测试电路

摘要

本发明公开了一种应用于安全类芯片的硬件测试电路结构，本硬件测试电路结构包括：下载数据与读出数据两种电路结构。此电路结构支持硬件加密后写入(芯片存储器中)与硬件解密读出，下载数据过程不需要软件加密环节，可提高芯片关键数据的下载与读出校验效率。

主权项

一种安全类芯片的测试电路，其特征在于包括下载数据电路、读出数据电路，其中：所述下载数据电路，进一步包括测试模块、存储器模块、地址加密电路、数据加密电路，当特定测试模式使能信号有效时，地址加密电路与数据加密电路工作，存储器模块的地址与数据就是测试模块端口上地址与数据经地址加密电路和数据加密电路后的地址与数据；所述读出数据电路，进一步包括测试模块、存储器模块、地址加密电路、数据解密电路，当特定测试模式使能信号有效时，地址加密电路与数据解密电路工作，存储器模块的地址是测试模块的输出地址经地址加密电路加密后的地址，测试模块的输入数据是存储器模块输出数据经数据解密电路解密后的数据。