EEPROM的测试电路及其测试方法

摘要

本发明公开了一种EEPROM的测试电路，包括四个晶体管和三个电阻；第一晶体管为PMOS，漏极连接内部高压端，衬底和源极相连接，源极通过第一电阻连接到外部高压端；第二晶体管为NMOS，漏极通过第一电阻连接到外部高压端，衬底和源极、栅极相连接并接地；第三晶体管为NMOS，漏极通过第三电阻连接到第一晶体管的栅极，源极连接第四晶体管的漏极，栅极连接内部高压使能端；第四晶体管为NMOS，漏极连接第三晶体管的源极，衬底和源极相连接并接地，栅极连接外部高压使能端；第二电阻的两端分别连接第一晶体管的源极和栅极；所述内部高压端连接EEPROM电路。本发明结构简单、实施方便，可以对故障EEPROM进行问题定位。

主权项

一种EEPROM的测试电路，其特征是，包括四个晶体管和三个电阻；第一晶体管为PMOS，漏极连接内部高压端，衬底和源极相连接，源极通过第一电阻连接到外部高压端；第二晶体管为NMOS，漏极通过第一电阻连接到外部高压端，衬底和源极、栅极相连接并接地；第三晶体管为NMOS，漏极通过第三电阻连接到第一晶体管的栅极，源极连接第四晶体管的漏极，栅极连接内部高压使能端；第四晶体管为NMOS，漏极连接第三晶体管的源极，衬底和源极相连接并接地，栅极连接外部高压使能端；第二电阻的两端分别连接第一晶体管的源极和栅极；所述内部高压端连接EEPROM电路。