高压集成电路的dV/dt耐量测试装置及其测试方法

摘要

本发明提供了高压集成电路的dV/dt耐量测试装置，包括触发电路和被测高压集成电路，被测高压集成电路包括VCC脚、GND脚、VB脚、VS脚和HOUT脚，HOUT脚电平置高，所述触发电路调节被测高压集成电路GND脚和VS脚间的dV/dt，若HOUT脚电平发生变化被置低，则被测高压集成电路GND脚和VS脚间的dV/dt超出范围，得出此时被测高压集成电路的VS脚对GND脚电压变化的变化量dV和变化所用的时间dt，从而计算出VS脚对GND脚的dV/dt值。本发明在不改变被测高压集成电路工作条件的情况下，测试出高压集成电路的dV/dt耐量范围，同时本发明防止因超过耐量时对测试设备造成的损坏。

主权项

高压集成电路dV/dt耐量测试装置，其特征在于包括触发电路和被测高压集成电路：所述被测高压集成电路包括VCC脚、GND脚、VB脚、VS脚和HOUT脚，HOUT脚电平置高，所述触发电路调节被测高压集成电路GND脚和VS脚间的dV/dt。