两线制无极性485芯片

摘要

本实用新型涉及一种两线制无极性485芯片，给485芯片的收发控制引脚串接一个延时电路，给485芯片的数据I/O引脚或通信引脚串接一个极性转换开关，当485通信线路A线、B线间的电压Vab>0或Vba>0，且持续时间超过一定时间时，控制极性转换开关动作，使线路极性与485芯片的内部极性一致。将消除应用485芯片接线错误问题和两线制带来的负载下降问题，给使用485带来极大方便。适用于所有485通信场合。

主权项

一种两线制无极性485芯片，包括差分输出电压比较器、差分输出数据驱动器、数据I/O引脚和通信引脚，其特征在于：差分输出电压比较器具有正反两个输出端，所述差分输出数据驱动器具有正反两个输入端；而且还包括：极性转换开关，其串接于所述485芯片的数据I/O引脚上；0.8秒延时电路，其输入端连接于所述差分输出电压比较器的正向输出端，其控制输出端连接于所述极性转换开关的控制极；2毫秒延时电路，其输入端连接于所述485芯片的收发控制引脚，其第一控制输出端连接于所述差分输出数据驱动器的控制端，第二控制输出端连接于所述差分输出数据驱动器的输入极性转换开关的控制极。