发明名称 片上多核处理器系统的高速缓存一致性协议的实现方法
摘要 本发明有关于一种片上多核处理器系统的高速缓存一致性协议的实现方法,包括:步骤一,将高速缓存划分为一级Cache、二级Cache,该一级Cache为处理器系统中的各处理器私有,该二级Cache为各处理器共享;步骤二,各处理器访问其私有的一级cache,访问失效时产生失效请求信息槽,并发送到所述请求信息环上,由所述请求信息环传递给其他处理器进行侦听;步骤三,数据提供者侦听到失效请求后产生数据信息槽,并发送到所述数据信息环上,由所述数据信息环传递给请求者,该请求者接收数据块,完成对应的访存操作。本发明有效提高系统的性能,降低功耗和带宽使用,避免饥饿、死锁和活锁情况的出现,提高系统的稳定性。
申请公布号 CN102103568A 申请公布日期 2011.06.22
申请号 CN201110032914.2 申请日期 2011.01.30
申请人 中国科学院计算技术研究所 发明人 曹非;刘志勇
分类号 G06F15/167(2006.01)I;G06F15/173(2006.01)I 主分类号 G06F15/167(2006.01)I
代理机构 北京律诚同业知识产权代理有限公司 11006 代理人 祁建国;梁挥
主权项 一种片上多核处理器系统的高速缓存一致性协议的实现方法,所述片上多核处理器系统为基于单向分槽环的处理器系统,其特征在于,包括:步骤一,将高速缓存划分为一级Cache、二级Cache,该一级Cache为处理器系统中的各处理器私有,该二级Cache为各处理器共享,并分布于各处理器,将所述单向分槽环设置于该一级Cache、该二级Cache之间,并与各处理器、该一级Cache、该二级Cache连接;所述单向分槽环包括数据信息环和请求信息环,所述数据信息环用于传递数据信息槽,所述请求信息环用于传递各处理器的失效请求信息槽;步骤二,各处理器访问其私有的一级cache,访问失效时产生失效请求信息槽,并发送到所述请求信息环上,由所述请求信息环传递给其他处理器进行侦听;步骤三,数据提供者侦听到失效请求后产生数据信息槽,并发送到所述数据信息环上,由所述数据信息环传递给请求者,当处理器系统中同时有多个请求者,则这些请求者按照距离数据提供者的远近顺序,由近到远依次接收数据块,完成对应的访存操作,并将数据块传给下一个请求者,最终所有的请求者都能得到数据块并完成其访存操作;当处理器系统中同时仅有一个请求者,则由该请求者接收数据块,完成对应的访存操作。
地址 100080 北京市海淀区中关村科学院南路6号