发明名称 Simultaneous multi-threaded (SMT) processor architecture
摘要 <p>Une architecture de processeur (10) prévoit au moins deux contextes d'exécution simultanés (11,17), et des ressources matérielles comprenant au moins une unité d'exécution (12), un ordonnanceur d'instructions (16), un contrôleur d'interruptions (20), et des moyens (30,50,41,42) de gestion de mémoire (200). Un contexte privilégié déterminé (17) parmi les contextes d'exécution simultanés comprend des moyens (171) pour, dans un mode privilégié d'un système d'exploitation, commander les autres contextes (11) de processeur par lecture et/ou écriture dans des registres desdits autres contextes. </p>
申请公布号 EP1522923(A3) 申请公布日期 2011.06.22
申请号 EP20040292214 申请日期 2004.09.15
申请人 STMICROELECTRONICS SA 发明人 VOLP, MARCUS
分类号 G06F12/10;G06F9/38;G06F9/00;G06F9/46 主分类号 G06F12/10
代理机构 代理人
主权项
地址