一种掉电记忆电路

摘要

本实用新型公开了一种掉电记忆电路，包括一检测芯片IC1，所述检测芯片IC1包括输入输出端i/o1、i/o2、i/o3、i/o4以及复位端REST，所述输入输出端i/o4连接三极管Q1的集电极，所述三极管Q1的基极通过一电阻R1接检测电源V，所述三极管Q1与电阻R1的连接端还通过一电阻R2接地，所述三极管Q1的发射极连接在所述电阻R2的接地端，所述三极管Q1的基极与发射极之间跨接一电容C1，所述输入输出端i/o1、i/o2及i/o3分别连接在一存储芯片IC2的第八引脚、第五引脚和第六引脚上，所述存储芯片IC2其他引脚接地。本实用新型的电路结构简单，使用方便。

主权项

一种掉电记忆电路，包括一检测芯片IC1，所述检测芯片IC1包括输入输出端i/o1、i/o2、i/o3、i/o4以及复位端REST，所述输入输出端i/o4连接三极管Q1的集电极，所述三极管Q1的基极通过一电阻R1接检测电源V，所述三极管Q1与电阻R1的连接端还通过一电阻R2接地，所述三极管Q1的发射极连接在所述电阻R2的接地端，所述三极管Q1的基极与发射极之间跨接一电容C1，其特征在于：所述输入输出端i/o1、i/o2及i/o3分别连接在一存储芯片IC2的第八引脚(8)、第五引脚(5)和第六引脚(6)上，所述存储芯片IC2的第一引脚(1)、第二引脚(2)、第三引脚(3)、第四引脚(4)和第七引脚(7)相互连接后接地。