| 发明名称 | 数据处理系统中的异步扩展电路 | ||
| 摘要 | 一种数据处理系统中的异步扩展电路。所述异步扩展电路包括异步打包器和异步解包器。所述异步打包器包括：写缓冲器，共同地用于异步桥以及用于扩展和缓冲写通道数据；以及第一和第二异步打包控制器，用于关于在突发写操作期间输入到写缓冲器/从写缓冲器输出的写通道数据，分别根据第一和第二时钟来控制通道压缩。所述异步解包器包括：读缓冲器，共同地用于异步桥以及用于扩展和缓冲读通道数据；以及第一和第二异步解包控制器，用于关于在突发读操作期间输入到读缓冲器/从读缓冲器输出的读通道数据，分别根据第一和第二时钟来控制通道压缩。 | ||
| 申请公布号 | CN102103561A | 申请公布日期 | 2011.06.22 |
| 申请号 | CN201010573018.2 | 申请日期 | 2010.12.01 |
| 申请人 | 三星电子株式会社 | 发明人 | 尹栽根;严濬亨;权佑彻;姜贤俊;郑法澈 |
| 分类号 | G06F13/36(2006.01)I | 主分类号 | G06F13/36(2006.01)I |
| 代理机构 | 北京市柳沈律师事务所 11105 | 代理人 | 钱大勇 |
| 主权项 | 一种数据处理系统中的异步扩展电路，包括：异步打包器，包括：写缓冲器，用于异步桥以及用于扩展和缓冲写通道数据；和第一和第二异步打包控制器，用于关于在突发写操作期间输入到写缓冲器/从写缓冲器输出的写通道数据，分别根据第一和第二时钟来控制通道压缩；和异步解包器，包括：读缓冲器，用于异步桥以及用于扩展和缓冲读通道数据；和第一和第二异步解包控制器，用于关于在突发读操作期间输入到读缓冲器/从读缓冲器输出的读通道数据，分别根据第一和第二时钟来控制通道压缩。 | ||
| 地址 | 韩国京畿道 | ||