发明名称 | 具有错误处理装置的多内核DSP电路和错误处理方法 | ||
摘要 | 本发明提供了一种多内核数字信号处理DSP电路,包括:多个DSP内核、系统总线、存储器和高速接口,其中,该DSP电路还包括中断控制器以及与每一个DSP内核相对应并监测该DSP的运行状态的监测电路,当有DSP内核运行出错时,与出错的DSP内核相对应的监测电路产生中断信号,使得将所有出错DSP内核的错误上下文信息经高速接口上报给上位机。本发明还提供了一种对多内核数字信号处理DSP电路中的错误进行处理的方法。本发明简化了硬件系统,能够获得更多系统发生错误时的上下文信息,提高了系统成功上报上下文信息的概率。 | ||
申请公布号 | CN102103527A | 申请公布日期 | 2011.06.22 |
申请号 | CN200910200879.3 | 申请日期 | 2009.12.21 |
申请人 | 上海贝尔股份有限公司 | 发明人 | 缪春波;冯金城;邹洁;商群峰 |
分类号 | G06F11/00(2006.01)I | 主分类号 | G06F11/00(2006.01)I |
代理机构 | 中科专利商标代理有限责任公司 11021 | 代理人 | 王波波 |
主权项 | 一种多内核数字信号处理DSP电路,包括:多个DSP内核;与多个DSP内核相连的系统总线;与系统总线相连的存储器,用于存储所述多个DSP内核的错误上下文信息;高速接口,用于与外部电路通信;其中,所述多内核数字信号处理DSP电路还包括中断控制器以及与每一个DSP内核相对应并监测该DSP的运行状态的监测电路,当有DSP内核运行出错时,与出错的DSP内核相对应的监测电路产生中断信号,中断控制器将该中断信号广播到所有DSP内核,每一个DSP内核处理该中断信号,从而将出错DSP内核的错误上下文信息经高速接口上报给上位机。 | ||
地址 | 201206 上海市浦东新区宁桥路388号 |