发明名称 半导体集成电路及其测试方法
摘要 本发明提供了一种半导体集成电路及其测试方法。编程电路在第一编程单元被编程时激活通过信号。当内部电路的测试通过时,第一编程单元被编程。通过外部控制,模式设置电路将运行模式转换为正常运行模式或者测试模式。当通过信号在正常运行模式期间被失活时,状态机允许内部电路的部分电路执行不同于正常操作的异常操作。通过在正常运行模式期间识别异常操作,可以容易地识别出半导体集成电路是坏的。由于无需转换到测试模式就可以识别失效,因此例如购买半导体集成电路的用户也可以容易地识别出失效。
申请公布号 CN101131999B 申请公布日期 2011.06.22
申请号 CN200710142093.1 申请日期 2007.08.27
申请人 富士通半导体股份有限公司 发明人 山口恒太
分类号 H01L27/02(2006.01)I;H01L23/544(2006.01)I;H01L21/66(2006.01)I;G01R31/28(2006.01)I;G01R31/26(2006.01)I;G11C17/16(2006.01)I 主分类号 H01L27/02(2006.01)I
代理机构 北京东方亿思知识产权代理有限责任公司 11258 代理人 宋鹤
主权项 一种半导体集成电路,包括:编程电路,该编程电路包括在内部电路的测试通过时被编程的第一编程单元并且通过所述第一编程单元的编程来激活通过信号;模式设置电路,该模式设置电路被允许通过外部控制在正常运行模式和测试模式之间转换运行模式;和状态机,当所述通过信号在所述正常运行模式期间被失活时,该状态机允许所述内部电路的部分电路执行不同于正常操作的异常操作,并且在所述测试模式期间或者当所述通过信号被激活时,该状态机禁止所述部分电路的所述异常操作并允许其执行所述正常操作,其中,所述异常操作是可从半导体集成电路外部识别的操作。
地址 日本神奈川县