P型OTP器件及其制造方法

摘要

本发明公开了一种P型OTP器件，由两个PMOS晶体管串联形成的一次性可编程器件，第一个PMOS晶体管作为选通晶体管，第二个PMOS晶体管作为存储单元且其栅极浮空。在第二个PMOS晶体管的源极包括一由P型杂质离子注入形成源极和浮栅的耦合区域，用以增加第二个PMOS晶体管的源栅间的耦合电容。本发明还公开了一种所述P型OTP器件的制造方法，是在多晶硅刻蚀完成后，在第二个PMOS晶体管的源区进行P型杂质离子注入形成一源栅的耦合区域。本发明能使P型OTP器件编程性能得到大幅提高，并能提高编程完之后整个器件的导通电流，增加了器件在编程前后可区分的电流范围；还能减少实现OTP功能的外围电路的面积。

主权项

一种P型OTP器件，由两个PMOS晶体管串联形成的一次性可编程器件，第一个PMOS晶体管作为选通晶体管，在N型阱中用P型扩散区形成该第一个PMOS晶体管的源极和漏极，所述第一个PMOS晶体管栅极作为整个器件的字线，所述第一个PMOS晶体管源极作为整个器件的源极；第二个PMOS晶体管作为所述OTP器件的存储单元，所述第二个PMOS晶体管栅极浮空，在N型阱中用P型扩散区形成所述第二个PMOS晶体管的源极和漏极，所述第二个PMOS晶体管的漏极作为整个器件的位线，所述第二个PMOS晶体管的源极与所述PMOS第一个晶体管的漏极共用一个P型扩散区；其特征在于：在所述第二个PMOS晶体管的源极包括一由P型杂质离子注入形成的所述第二个PMOS晶体管的源极与所述第二个PMOS晶体管的浮栅的耦合区域，所述P型离子注入形成的耦合区域的宽度大于没有进行所述P型离子注入的PMOS晶体管在逻辑工艺中生成的源极与栅极、漏极与栅极的耦合区域的宽度。