一种半导体器件

摘要

本发明涉及半导体器件，具体来说，涉及一种界面优化的高k栅介质CMOS器件。在NMOS区域和PMOS区域的半导体衬底上采用不同厚度或不同材料的界面层，不仅有效的减小了器件的EOT，尤其是PMOS器件的EOT，而且还提高了器件的电子迁移率，尤其是NMOS器件的电子迁移率，从而有效提高了器件的整体性能。

主权项

一种半导体器件，包括：具有NMOS区域和PMOS区域的半导体衬底，所述NMOS区域与所述PMOS区域互相隔离；形成于所述NMOS区域的半导体衬底上的第一栅堆叠和形成于所述PMOS区域的半导体衬底上的第二栅堆叠；其中所述第一栅堆叠包括：第一界面层；形成于所述第一界面层上的第一高k栅介质层；形成于所述第一高k栅介质层上的第一栅极层，其中所述第一栅极层为一层或多层，所述第一界面层采用不含有或含有少量影响电子迁移率的元素的材料形成；所述第二栅堆叠包括：第二高k栅介质层；形成于所述第二高k栅介质层上的第二栅极层，其中所述第二栅极层为一层或多层。