| 主权项 |
一种用于形成一电晶体之方法，包括：形成一电晶体本体，包括：在一晶态基板上形成一非晶系半导体材料之柱，该柱具有一次微影厚度；以及执行一固相磊晶(solid phase epitaxy,SPE)制程，以利用该晶态基板作为生长结晶之晶种，以使该非晶系半导体材料形成结晶，该电晶体本体被形成于一第一源极/汲极区域与一第二源极/汲极区域之间的该结晶半导体柱内；形成一环绕闸极绝缘体，其可环绕该半导体柱；以及形成一环绕闸极，其可环绕该半导体柱且以该环绕闸极绝缘体而与该半导体柱彼此隔离。如申请专利范围第1项所述之方法，其中该在一晶态基板上形成一非晶系半导体材料之柱的步骤包括在一晶态矽基板上形成一非晶矽柱。如申请专利范围第1项所述之方法，其中该形成环绕闸极绝缘体之步骤包括形成一氧化矽。如申请专利范围第1项所述之方法，其中该形成环绕闸极之步骤包括形成一多晶矽闸极。如申请专利范围第1项所述之方法，其中该形成环绕闸极之步骤包括形成一金属闸极。如申请专利范围第1项所述之方法，更包括使该环绕闸极凹陷，藉此使得该环绕闸极之高度小于该柱之高度。如申请专利范围第1项所述之方法，更包括在该基板上形成该第一源极/汲极区域，及在该柱之一顶部形成该第二源极/汲极区域。一种用于形成一电晶体之方法，包括：形成一电晶体本体，包括：在一矽晶圆上形成氮化矽；在该氮化矽上蚀刻一孔，该孔具有一最小特征尺寸，且延伸穿过该氮化矽，到达该矽晶圆；将该孔之尺寸缩小至小于该最小特征尺寸，包括在用以界定出该孔之氮化矽侧面上形成氧化矽侧壁间隔层；以一非晶矽来填充该孔；去除该氧化矽侧壁间隔层，以留下一可与该晶圆接触且自该晶圆延伸出去的非晶矽柱；以及结晶该矽柱，以形成一晶态矽柱，该电晶体本体系形成在一第一源极/汲极区域与一第二源极/汲极区域之间的晶态矽柱内；形成一环绕闸极绝缘体，其可环绕该矽柱；以及形成一环绕闸极，其可环绕该矽柱且以该环绕闸极绝缘体而与该矽柱彼此隔离。如申请专利范围第8项所述之方法，其中该晶态矽柱之高度小于该最小特征尺寸。如申请专利范围第8项所述之方法，其中该形成一环绕闸极绝缘体之步骤包括氧化该晶态矽柱。如申请专利范围第8项所述之方法，更包括为一独立电晶体而蚀刻源极、闸极及汲极接点。如申请专利范围第8项所述之方法，更包括为一电晶体阵列而形成一源极线、至少一闸极线及一汲极接点。一种用于形成一电晶体之方法，包括：形成一电晶体本体，包括：在一矽晶圆上形成氮化矽；在该氮化矽上蚀刻一孔，该孔具有一最小特征尺寸，且延伸穿过该氮化矽，到达该矽晶圆；在界定出该孔之氮化矽侧面形成氧化矽侧壁间隔层；以一非晶矽填充该孔，该非晶矽与该矽晶圆接触；去除该氧化矽侧壁间隔层，以留下一可与该晶圆接触且自该晶圆延伸出去之非晶矽柱；以及使该矽柱结晶以形成一晶态矽柱，该电晶体本体被形成于一第一源极/汲极区域与一第二源极/汲极区域之间的该晶态矽柱内；形成一环绕闸极绝缘体，其可环绕该矽柱；以及形成一环绕闸极，其可环绕该矽柱且以该环绕闸极绝缘体而与该矽柱彼此隔离。如申请专利范围第13项所述之方法，更包括在该晶圆上形成一与该第一源极/汲极区域接触之第一接点，形成一与该环绕闸极接触之闸极，以及在该矽柱上形成一与该第二源极/汲极区域接触之第二接点。如申请专利范围第13项所述之方法，其中该形成一环绕闸极绝缘体之步骤包括氧化该矽柱。一种用于形成一电晶体之方法，其包括：在一矽晶圆上形成氮化矽层；在该氮化矽层上蚀刻一孔，该孔具有一最小特征尺寸，且延伸穿过该氮化矽，到达该矽晶圆；在该孔内形成与该氮化矽接触之氧化矽侧壁间隔层；以非晶矽填充该孔，该非晶矽与该矽晶圆接触；去除该氧化矽侧壁间隔层，以留下一可与该晶圆接触且自该晶圆延伸出去之非晶矽柱；结晶该矽柱，以形成一晶态矽柱；从该晶圆去除该氮化矽；在该晶圆及该矽柱上形成一绝缘体层；形成一环绕闸极，其可环绕该矽柱且以该环绕闸极绝缘体而与该矽柱彼此分离；在该晶圆中形成一第一源极/汲极扩散区域；形成一与该环绕闸极相邻之闸极接点；蚀刻该环绕闸极之一上表面及该闸极接点之一上表面，使低于该柱之一上表面；以一绝缘体填充该结构；在该柱之一顶部形成一第二源极/汲极扩散区域；以及形成多个接点，其系可贯穿该绝缘体而到达该第一源极/汲极区域、该第二源极/汲极区域及该闸极接点。如申请专利范围第16项所述之方法，其中该形成一绝缘体在该晶圆及该矽柱上之步骤包括氧化该晶圆及该矽柱。如申请专利范围第16项所述之方法，其中该形成环绕闸极之步骤包括形成一多晶矽闸极。一种用于形成一电晶体之方法，其包括：在一矽晶圆上形成至少一埋设的源极导体；在该矽晶圆上形成氮化矽层；在该氮化矽层中蚀刻出复数个孔，该等复数个孔被排列为由多列、多行组成之阵列，每一孔具有一最小特征尺寸，且穿过该氮化矽到达该矽晶圆，该等复数个孔中之至少两孔被形成在该埋设的源极导体上方；在每一孔内形成可与该氮化矽层接触之氧化矽侧壁间隔层；以一非晶矽来填充每一孔，该非晶矽与该矽晶圆接触，在该等复数个孔中之至少两孔内之该非晶矽系可与该矽晶圆中之该埋设的源极导体接触；去除该氧化矽侧壁间隔层，以留下一可与该晶圆接触且自该晶圆延伸出去之非晶矽柱，该非晶矽柱的截面大小低于该最小特征尺寸；以及结晶该矽柱，以形成一晶态矽柱；从该晶圆上去除该氮化矽；在该晶圆及该矽柱上形成一绝缘体层；形成一环绕闸极，其可环绕该矽柱且以该环绕闸极绝缘体而与该半导体柱彼此分离；形成至少一与每一列相邻之闸极线，该等至少一闸极线与该列中之每一环绕闸极接触；蚀刻该环绕闸极之一上表面及该闸极接点之一上表面，使其低于该柱之一上表面；以一绝缘体填充该结构；在该柱之一顶部形成一第二源极/汲极扩散区域；以及形成一与该第二源极/汲极区域接触之接点。如申请专利范围第19项所述之方法，其中该在晶圆及矽柱上形成一绝缘体之步骤包括氧化该晶圆及该矽柱。如申请专利范围第19项所述之方法，其中该形成环绕闸极之步骤包括形成一多晶矽闸极。如申请专利范围第19项所述之方法，其中该在一矽晶圆上形成至少一埋设的源极导体之步骤包括在该矽晶圆中植入一掺杂剂。一种电晶体阵列，其包含复数个排列在行与列中的电晶体，其中使用一微影制程来制造用于形成在阵列中的该等电晶体的特征，且其中以一最小特征尺寸来限制该微影制程，在该电晶体阵列中之每一个电晶体包括：一晶态基板；一第一源极/汲极区域，其形成在该晶态基板内；一结晶半导体柱，其形成在该基板之上且与该第一源极/汲极区域接触，该半导体柱之截面尺寸小于一最小特征尺寸；一第二源极/汲极扩散区域，其形成于该柱之一顶部；一闸极绝缘体，其环绕该柱而形成；以及一环绕闸极，其环绕该柱而形成，且以该闸极绝缘体而与该柱彼此分开。如申请专利范围第23项所述之电晶体阵列，其中该半导体柱之截面尺寸为该最小特征尺寸之1/3。如申请专利范围第23项所述之电晶体阵列，其中该半导体柱之截面尺寸为30奈米等级。如申请专利范围第23项所述之电晶体阵列，其中该闸极绝缘体包括氧化矽。如申请专利范围第23项所述之电晶体阵列，其中该闸极包括一多晶矽闸极。如申请专利范围第23项所述之电晶体阵列，其中该闸极包括一金属闸极。如申请专利范围第23项所述之电晶体阵列，其中该结晶半导体柱具有一高度，用以提供介于该第一与第二源极/汲极区域间之100奈米量级之通道长度。如申请专利范围第23项所述之电晶体阵列，其更进一步包含一闸极，该闸极与其相邻之一字元线接触，且位于该半导体柱上之一源极/汲极接点与该第二源极/汲极区域接触。如申请专利范围第23项所述之电晶体阵列，其中该闸极绝缘体包含一绝缘材料，其位在该环绕闸极与该柱之间，且其中该绝缘材料亦位于该闸极与该晶态基板之间。如申请专利范围第31项所述之电晶体阵列，其中该绝缘材料包含一绝缘体，其在该晶态基板与该结晶半导体柱上藉由一热氧化制程所形成。如申请专利范围第23项所述之电晶体阵列，其中该阵列在相邻的行之间以及相邻的列之间具有一中心至中心的一间隔，该间隔为2倍最小特征尺寸(2F)。一种电晶体阵列，其包含复数个排列在行与列中的电晶体，其中使用一微影制程来制造用于形成在阵列中的该等电晶体的特征，且其中以一最小特征尺寸来限制该微影制程，在该电晶体阵列中之每一个电晶体包括：一晶态矽基板；一第一源极/汲极区域，其形成在该晶态基板内；一结晶矽柱，其形成在该基板之上且与该第一源极/汲极区域接触，该矽柱之截面尺寸小于一最小特征尺寸；一第二源极/汲极扩散区域，其形成于该柱之一顶部；一闸极绝缘体，其环绕该柱而形成；一环绕闸极，其环绕该柱而形成，且以该闸极绝缘体而与该柱彼此分开；及一闸极接点，其设置在邻近该环绕闸极处且与其接触，该环绕闸极及该闸极接点系被蚀刻使其一上表面低于该柱之一上表面。如申请专利范围第34项所述之电晶体阵列，其中该半导体柱之截面尺寸为该最小特征尺寸之1/3。如申请专利范围第34项所述之电晶体阵列，其中该半导体柱之截面尺寸为30奈米等级。如申请专利范围第34项所述之电晶体阵列，其中该结晶矽柱之截面尺寸为该最小特征尺寸之1/3。如申请专利范围第34项所述之电晶体阵列，其中该结晶矽柱具有一高度，用以提供介于该第一与第二源极/汲极区域间之100奈米量级之通道长度。如申请专利范围第34项所述之电晶体阵列，其中该阵列在相邻的行之间以及相邻的列之间具有一中心至中心的一间隔，该间隔为2倍最小特征尺寸(2F)。一记忆体元件，其包含一记忆体阵列，其中该记忆体阵列包含如申请专利范围第34项所述之电晶体阵列。一记忆体元件，其包含控制电路，其中该记忆体元件的该控制电路包含如申请专利范围第34项所述之电晶体阵列。一种电晶体阵列，其包含复数个排列在行与列中的电晶体，其中使用一微影制程来制造用于形成在阵列中的该等电晶体的特征，且其中以一最小特征尺寸来限制该微影制程，在该电晶体阵列中之每一个电晶体包括：一晶态矽基板；一第一源极/汲极区域，形成于该晶态矽基板内；一晶态矽柱，形成于该基板之上且与该第一源极/汲极区域接触，该矽柱之截面尺寸小于一最小特征尺寸；一第二源极/汲极扩散区域，形成于该柱之一顶部；一闸极绝缘体，环绕该柱而形成；一环绕闸极，其环绕该柱而形成，且以该闸极绝缘体而与该矽柱彼此分开；及至少一闸极线，其设置在邻近该环绕闸极处且与其接触，该环绕闸极及该闸极线均被蚀刻使其一上表面低于该矽柱之一上表面。如申请专利范围第42项所述之电晶体阵列，其中该等至少一闸极线包括第一及第二闸极线，其邻近该环绕闸极且与其接触，且位于该矽柱对面。如申请专利范围第42项所述之电晶体阵列，其更进一步包含：一源极线，其位在晶态矽柱上方；以及功用为源极线之一掺杂区域，其位于该晶态矽基板中且在该晶态矽柱下方。如申请专利范围第42项所述之电晶体阵列，其中该阵列在相邻的行之间以及相邻的列之间具有一中心至中心的一间隔，该间隔为2倍最小特征尺寸(2F)。一种半导体结构，其中使用一微影制程来制造用于形成该结构的特征，且其中以一最小特征尺寸来限制该微影制程，该结构包括：一晶态基板；以及一半导体柱，形成于该基板之上与该第一源极/汲极区域接触，该半导体柱之截面尺寸小于一最小特征尺寸，该半导体柱之一结晶底部分及一非晶系顶部分代表一部分完成之固相磊晶(SPE)制程。如申请专利范围第46项所述之结构，更包括位于该基板上之氮化矽，该氮化矽层藉由一空隙而与该柱彼此分隔开来。如申请专利范围第47项所述之结构，其中该氮化矽层包含氮化矽岛状物，每一个岛状物具有与一最小特征尺寸相符合之一宽度，且以该最小特征尺寸彼此分离。 |
