一种CMOS电压倍增电路

摘要

本发明涉及一种CMOS电压倍增电路，它包括第一CMOS开关模块、第二CMOS开关模块、第一、第二储能电容和一输出电容，所述第一CMOS开关模块包括第一至第七PMOS管以及第一至第四NMOS管，所述第二CMOS开关模块包括第八至第十四PMOS管以及第五至第八NMOS管。本发明PMOS管和NMOS管具有相反的开关工作特性，并利用电容两端电压不能突变的特性，在互补的两相时钟信号控制下通过控制PMOS管或NMOS管的开启/关断对第一、第二储能电容进行充放电，从而在输出端产生稳定的两倍于输入参考电压的电压，达到在减少电路成本和功耗的前提下，满足电路性能需要的目的。

主权项

一种CMOS电压倍增电路，其特征在于，所述电路包括第一CMOS开关模块、第二CMOS开关模块、第一、第二储能电容和一输出电容，所述第一CMOS开关模块包括第一至第七PMOS管以及第一至第四NMOS管，其中，所述第一至第四NMOS管的源极相连至地，所述第一NMOS管和第一PMOS管的漏极和栅极分别相连，该第一PMOS管的源极和所述第二PMOS管的漏极连接，并接收一外部参考电压，该第二PMOS管的栅极与所述第三PMOS管的漏极连接，该第二、第三PMOS管的源极相连，该第三PMOS管的栅极与所述第一PMOS管的栅极连接；所述第二NMOS管和第四PMOS管的栅极相连，并接收第一时钟信号，该第二NMOS管和第五PMOS管的漏极相连，该第五PMOS管的源极和所述第四PMOS管的漏极连接，其栅极与所述第一PMOS管的漏极连接，所述第四PMOS管的源极与所述第六PMOS管的源极相连至一外部电源；所述第三NMOS管和第六PMOS管的栅极相连至所述第五PMOS管的漏极，它们的漏极相连至所述第四NMOS管的栅极，该第四NMOS管的漏极与所述第七PMOS管的漏极连接，该第七PMOS管的源极输出一倍增电压；所述第二CMOS开关模块包括第八至第十四PMOS管以及第五至第八NMOS管，其中，所述第五至第八NMOS管的源极相连至地，所述第五NMOS管和第八PMOS管的漏极相连至所述第十二PMOS管的栅极，它们的栅极相连至所述第四NMOS管的栅极，所述第八PMOS管的源极和所述第九PMOS管的漏极连接，并接收所述外部参考电压，该第九PMOS管的栅极与所述第十PMOS管的漏极相连至所述第四NMOS管的漏极，该第九、第十PMOS管的源极相连，该第十PMOS管的栅极与所述第八PMOS管的栅极连接；所述第六NMOS管和第十一PMOS管的栅极相连，并接收第二时钟信号，该第六NMOS管和第十二PMOS管的漏极相连，该第十二PMOS管的源极和所述第十一PMOS管的漏极连接，所述第十一PMOS管的源极与所述第十三PMOS管的源极相连至所述外部电源；所述第七NMOS管和第十三PMOS管的栅极相连至所述第十二PMOS管的漏极，它们的漏极相连至所述第一PMOS管的栅极，所述第八NMOS管的栅极与所述第七NMOS管的漏极连接，其漏极分别与所述第三、第十四PMOS管的漏极以及所述第七PMOS管的栅极连接，所述第十四PMOS管的栅极与所述第七PMOS管的漏极连接，其源极与该第七PMOS管的源极连接，并输出所述倍增电压；所述第一储能电容连接在所述第一PMOS管的漏极和第二PMOS管的源极之间；所述第二储能电容连接在所述第八PMOS管的漏极和第九PMOS管的源极之间；所述输出电容的一端与所述第七PMOS管的源极连接，另一端接地。