发明名称 |
一种短型部分匹配快捕相关器 |
摘要 |
一种短型部分匹配快捕相关方法及其相关器,采用先对信号进行部分匹配相关,在估计有信号情况下再进行精确匹配相关而进行捕获,使用该方法的相关器包括存储模块,包括数据存储空间;部分匹配滤波器模块;数据调用模块;门限检测模块;所述门限检测模块包括初门限检测模块和精门限检测模块,检测不同长度相关码的两次相关值;所述数据调用模块还用于更换所述匹配滤波器系数以及指示所述初门限检测模块和精门限检测模块的转换,以实现本发明的短型部分匹配快捕相关方法。给出了以FPGA实现的方式。采用本发明的短型部分匹配快捕相关方法及其相关器大大地减少对硬件资源的占用该种处理方式特别适用于对相关器处理频率要求不高但系统资源有限的情况。 |
申请公布号 |
CN101174850B |
申请公布日期 |
2011.06.15 |
申请号 |
CN200610118010.0 |
申请日期 |
2006.11.06 |
申请人 |
中国科学院嘉兴无线传感网工程中心 |
发明人 |
付耀先 |
分类号 |
H04B1/7075(2011.01)I;H04B1/7093(2011.01)I |
主分类号 |
H04B1/7075(2011.01)I |
代理机构 |
上海旭诚知识产权代理有限公司 31220 |
代理人 |
丁宪杰 |
主权项 |
一种短型部分匹配快捕相关运算方法,其特征在于包括如下步骤:(a)接收输入数据,且将所述输入数据存储在存储模块中;(b)将所述输入数据与顺序截短的本地相关码进行初相关运算,得到初相关运算值;(c)将所述初相关运算值与一预定的初门限值进行比较,以进行初门限检测,若所述初相关运算值等于或超过所述初门限值时,继续进行以下步骤(d)至(f),若所述初相关运算值未达到所述初门限值,则将所述输入数据丢弃,结束所述相关运算;(d)将所述存储模块中的所述截短的本地相关码更换为全长度的本地相关码;(e)将所述输入数据与所述全长度的本地相关码进行精相关运算,得到精相关运算值;(f)将所述精相关运算值与一预定的精门限值进行比较,以进行精门限检测,若所述精相关运算值等于或超过所述精门限值时,将所述输入数据输出;如所述相关运算值未达到所述精门限值,则将所述输入数据丢弃。 |
地址 |
314006 浙江省嘉兴市亚太路778号内2号楼 |