发明名称 | 采用双硬掩模涂层制造CMOS图像传感器的方法 | ||
摘要 | 本发明的目的是提供制造CMOS传感器的方法,该方法在于逻辑区域中确定硅化物的形成并于像素区域中利用离子注入的同时,不需要移除硬掩模的工艺,保持薄的硬掩模,便于在构建栅极图案时控制阈值宽度,并且能够改善栅极光致抗蚀剂图案的阈值宽度均匀性。该制造CMOS图像传感器的方法包括:在其中已经限定有像素区域和逻辑区域的衬底的上部上构建导电栅极涂层;在所述导电栅极涂层上构建硬掩模涂层的步骤,以使得所述像素区域上的硬掩模涂层的厚度比所述逻辑区域上的所述硬掩模涂层的厚度大;在所述硬掩模涂层上构建抗反射有机涂层的步骤;在所述抗反射有机涂层上构建第一光致抗蚀剂图案的步骤;以所述第一光致抗蚀剂图案作为蚀刻阻挡蚀刻所述抗反射有机涂层和所述硬掩模涂层的步骤;以所述硬掩模涂层作为蚀刻阻挡蚀刻所述导电栅极涂层的步骤,以分别在所述像素区域和所述逻辑区域中构建栅极图案;移除保留在逻辑区域中的硬掩模涂层的步骤以及在所述逻辑区域中形成硅化物的步骤。 | ||
申请公布号 | CN102099915A | 申请公布日期 | 2011.06.15 |
申请号 | CN200980122090.9 | 申请日期 | 2009.06.10 |
申请人 | 科洛司科技有限公司 | 发明人 | 白澐锡 |
分类号 | H01L27/146(2006.01)I | 主分类号 | H01L27/146(2006.01)I |
代理机构 | 北京市柳沈律师事务所 11105 | 代理人 | 彭久云 |
主权项 | 一种制造CMOS图像传感器的方法,该方法包括以下步骤:在其上限定有像素区域和逻辑区域的衬底上形成栅极导电层;以所述像素区域中的硬掩模图案的厚度比所述逻辑区域中的硬掩模图案的厚度厚的方式在所述栅极导电层上形成所述硬掩模图案;通过采用所述硬掩模图案作为蚀刻阻挡蚀刻所述栅极导电层而在所述像素区域和所述逻辑区域中形成栅极图案;移除保留在所述逻辑区域中的所述硬掩模图案;以及在所述逻辑区域中形成硅化物。 | ||
地址 | 美国特拉华州 |