发明名称 |
双路径多模式循序存储元件 |
摘要 |
本文描述一种双路径多模式循序存储元件(SSE)。在一个实例中,所述双路径多模式SSE包括第一循序存储元件(14)和第二循序存储元件(12)、数据输入端、数据输出端和选择器机构(16)。所述第一循序存储元件(14)和所述第二循序存储元件(12)各自具有输入端和输出端。所述数据输入端耦合到所述两个循序存储元件的所述输入端,且经配置以接受数据。所述数据输出端耦合到所述两个循序存储元件的所述输出端,且经配置以输出所述数据。所述选择器机构(16)经配置以选择所述循序存储元件中的一者以用于将所述数据从所述数据输入端传递到所述数据输出端。在一个实例中,所述第一循序存储元件包括脉冲触发式存储元件(14),且所述第二循序存储元件包括主从式存储元件(12)。 |
申请公布号 |
CN101389970B |
申请公布日期 |
2011.06.15 |
申请号 |
CN200780006967.9 |
申请日期 |
2007.03.01 |
申请人 |
高通股份有限公司 |
发明人 |
马尼什·加尔吉;法迪·阿德尔·哈姆丹 |
分类号 |
G01R31/3185(2006.01)I;G11C29/00(2006.01)I;H03K3/037(2006.01)I |
主分类号 |
G01R31/3185(2006.01)I |
代理机构 |
北京律盟知识产权代理有限责任公司 11287 |
代理人 |
刘国伟 |
主权项 |
一种用于存储数据的设备,其包括:第一循序存储元件,其具有输入端和输出端,其中所述第一循序存储元件包括响应于脉冲时钟的脉冲触发式存储元件;第二循序存储元件,其具有输入端和输出端,其中所述第二循序存储元件包括响应于相位时钟信号的主从式存储元件;其中所述主从式存储元件在所述相位时钟的一个循环内比所述脉冲触发式存储元件在一个循环内通过更多的循序锁存级来锁存数据;数据输入端,其耦合到所述第一循序存储元件输入端并耦合到所述第二循序存储元件输入端,所述数据输入端经配置以接受数据;数据输出端,其耦合到所述第一循序存储元件输出端并耦合到所述第二循序存储元件输出端;以及选择器机构,其经配置以选择所述第一循序存储元件或所述第二循序存储元件,以将所述数据从所述数据输入端传递到所述数据输出端。 |
地址 |
美国加利福尼亚州 |