一种LDMOS、集成该LDMOS的半导体器件及其制造方法

摘要

本发明公开了一种LDMOS、集成该LDMOS的半导体器件及其制造方法。一种半导体器件，包括位于p型衬底10中的LDMOS 1、CMOS 2、NPN 3和埋沟电阻4。其中LDMOS 1包括n型漂移区20、p+阱接触区40、p型体区70、n+源区50、n+漏区60、栅介质层100、源极金属80、漏极金属90、场氧化层110、金属前介质120，所述n型漂移区20与所述p型体区70间无间隔，还包括至少一个p型降场层30A和至少一个p型掩埋阱30B，所述p型掩埋阱30B位于所述p型体区70下且与所述p型体区70接触，所述p型降场层30A位于所述场氧化层110下、被所述n型漂移区20包围且与所述场氧化层110间有间隔。本发明的LDMOS具有低导通电阻和高耐压、易于集成且整个半导体器件的制造工艺步骤简单、对设备要求不高。

主权项

一种集成LDMOS的半导体器件的制造方法，其特征在于，包括以下步骤：S1、在p型衬底（10）中注入n型杂质扩散形成LDMOS的n型漂移区（20）、PMOS的n型衬底（21）、NPN的集电区n阱（23）和埋沟电阻的n阱电阻（24）；S2、进行有源区刻蚀并进行硅局部氧化形成场氧化层（110）；S3、在所述p型衬底（10）中注入p型杂质形成LDMOS的p型掩埋阱（30B）、COMS的p型埋层（31）和埋沟电阻的电阻主体（32），在所述LDMOS的n型漂移区（20）注入p型杂质形成p型降场层（30A），所述p型降场层（30A）与所述场氧化层（110）间有间隔；S4、在所述p型衬底（10）中注入p型杂质形成LDMOS的p型体区（70）、NMOS的p型衬底（71），在所述NPN的集电区n阱（23）中注入p型杂质形成基区p阱（72），在所述埋沟电阻的n阱电阻（24）中注入p型杂质形成p阱电阻（73），所述p阱电阻（73）位于所述电阻主体（32）上方；S5、形成LDMOS的栅氧化层（100）、NMOS的栅氧化层（101）和PMOS的栅氧化层（102）；S6、注入p型杂质和n型杂质形成LDMOS的p+阱接触区（40）、LDMOS的n+源区（50）、LDMOS的n+漏区（60）、NMOS的p+阱接触区（41）、NMOS的n+源区（51）、NMOS的n+漏区（61）、PMOS的n+阱接触区（42）、PMOS的p+源区（52）、PMOS的p+漏区（62）、NPN的基极p+接触区（43）、NPN的发射极n+区（53）、NPN的集电极n+接触区（63）和埋沟电阻的p+接触区（44）；S7、形成接触孔、淀积形成金属前介质（120）及源漏金属（80‑83、90‑94、103‑104）。