| 主权项 |
一种半导体元件的制造方法，包括：提供一半导体基板，其上具有复数的闸极结构；形成一介电层于该半导体基板上；形成一图案化遮罩层于该介电层上；以该图案化遮罩层为一硬遮罩并蚀刻该介电层以形成复数个接触窗；形成一牺牲层于该图案化遮罩层上并填入该接触窗中；依序移除部份的该牺牲层及该图案化遮罩层，露出该介电层并与该接触窗内的该牺牲层齐高；移除该些接触窗的牺牲层；施以微影及蚀刻制程定义一导电沟槽对应该些接触窗；依序沉积一阻障层及一金属导电层于该半导体基板上；以及施以一平坦化步骤，移除该介电层上的部分该金属导电层及该阻障层以形成一内连线结构。如申请专利范围第1项所述之半导体元件的制造方法，其中该介电层为一低介电常数(low-k)材料层。如申请专利范围第1项所述之半导体元件的制造方法，其中该图案化遮罩层为一多晶矽层。如申请专利范围第1项所述之半导体元件的制造方法，其中该牺牲层为一光阻材料层或一树脂材料。如申请专利范围第1项所述之半导体元件的制造方法，其中该阻障层为一复合层包括钛/氮化钛、钨/氮化钨或钽/氮化钽。如申请专利范围第1项所述之半导体元件的制造方法，其中该金属导电层包括钨或铜。如申请专利范围第1项所述之半导体元件的制造方法，其中该平坦化步骤包括化学机械研磨(CMP)步骤。如申请专利范围第1项所述之半导体元件的制造方法，其中该依序移除部份的该牺牲层及该图案化遮罩层步骤包括：以化学机械研磨(CMP)法依序移除部份的该牺牲层及该图案化遮罩层。如申请专利范围第1项所述之半导体元件的制造方法，其中该依序移除部份的该牺牲层及该图案化遮罩层步骤包括：回蚀刻部份的该牺牲层；以及将该图案化遮罩层剥除。一种半导体元件的制造方法，包括：提供一半导体基板，其上具有复数个闸极结构；形成一第一介电层于该半导体基板上，并填入该复数个闸极结构之间；施以一第一平坦化步骤于该第一介电层，使其与该复数个闸极结构齐高；形成一第二介电层于该第一介电层上；形成一图案化遮罩层于该第二介电层上；以该图案化遮罩层为一硬遮罩并蚀刻该第一介电层与该第二介电层以形成复数个接触窗；形成一牺牲层于该图案化遮罩层上并填入该接触窗中；依序移除部份的该牺牲层及该图案化遮罩层，露出该介电层并与该接触窗内的该牺牲层齐高；移除该些接触窗的牺牲层；施以微影及蚀刻制程定义一导电沟槽对应该些接触窗；依序沉积一阻障层及一金属导电层于该半导体基板上；以及施以一第二平坦化步骤，移除该第二介电层上的部分该金属导电层及该阻障层以形成一内连线结构。如申请专利范围第10项所述之半导体元件的制造方法，其中该第一介电层包括一硼磷掺杂矽酸盐玻璃。如申请专利范围第10项所述之半导体元件的制造方法，其中该第二介电层包括一四乙氧基正矽酸盐(TEOS)。如申请专利范围第10项所述之半导体元件的制造方法，其中该图案化遮罩层为一多晶矽层。如申请专利范围第10项所述之半导体元件的制造方法，其中该牺牲层为一光阻材料层或一树脂材料。如申请专利范围第10项所述之半导体元件的制造方法，其中该阻障层为一复合层包括钛/氮化钛、钨/氮化钨或钽/氮化钽。如申请专利范围第10项所述之半导体元件的制造方法，其中该金属导电层包括钨或铜。如申请专利范围第10项所述之半导体元件的制造方法，其中该第一平坦化步骤与该第二平坦化步骤包括化学机械研磨(CMP)步骤。如申请专利范围第10项所述之半导体元件的制造方法，其中该依序移除部份的该牺牲层及该图案化遮罩层步骤包括：以化学机械研磨(CMP)法依序移除部份的该牺牲层及该图案化遮罩层。如申请专利范围第10项所述之半导体元件的制造方法，其中该依序移除部份的该牺牲层及该图案化遮罩层步骤包括：回蚀刻部份的该牺牲层；以及将该图案化遮罩层剥除。如申请专利范围第10项所述之半导体元件的制造方法，其中该复数个接触窗包括一闸极接触窗以及一基板接触窗。如申请专利范围第10项所述之半导体元件的制造方法，其中该导电沟槽包括一位元线导电沟槽。 |
