| 主权项 |
一种双极元件，包含：一基极(base)；一射极，位于该基极之上，其中该射极呈一T形而具有一下方部以及较该下方部为宽的一上方部；数个间距物，邻近该射极之该下方部并位于该射极之该上方部之下方；一未矽化材料(non-silicided material)邻近该等间距物；以及一矽化物层，邻近该未矽化材料并位于该射极之该上方部之下方，其中该未矽化材料定位于该等间距物与该矽化物层之间。一种双极元件，包含：一基极；一射极，位于该基极之上，其中该射极呈一T形而具有一下方部以及较该下方部为宽的一上方部；数个间距物，邻近该射极之该下方部并位于该射极之该上方部之下方；一矽化物层，邻近该等间距物并位于该射极之该上方部之下方；以及一介电结构，位于该基极之上及该等间距物之下。如申请专利范围第2项所述之元件，其中该基极较该介电结构为宽。如申请专利范围第1项所述之元件，其中该等间距物可将该射极及该矽化物分开。如申请专利范围第1项所述之元件，其中该基极包含：一本质基极(intrinsic base)；及一异质基极(extrinsic base)，位于该本质基极之上。如申请专利范围第1项所述之元件，其中该等间距物包含绝缘体。如申请专利范围第1项所述之元件，其中该矽化物层包含一自我校准矽化物(self-aligned silicide,salicide)。一种电晶体元件，包含：一下方半导体结构，其具有一第一型杂质；一中间半导体区，位于该下方半导体结构的上方，该中间半导体区具有与该第一型杂质互补之一第二型杂质；一上方半导体结构，位于该中间半导体区之上方，其中该上方半导体结构呈T形而具有一下方部及较该下方部为宽之一上方部；数个间距物，邻近该上方半导体结构之下方部，且位于该上方半导体结构之该上方部的下方；一未矽化材料邻近该等间距物；以及一矽化物层，邻近该未矽化材料并位于该上方半导体结构之该上方部的下方，其中该未矽化材料定位于该等间距物与该矽化物层之间。一种电晶体元件，包含：一下方半导体结构，其具有一第一型杂质；一中间半导体区，位于该下方半导体结构的上方，该中间半导体区具有与该第一型杂质互补之一第二型杂质；一上方半导体结构，位于该中间半导体区之上方，其中该上方半导体结构呈T形而具有一下方部及较该下方部为宽之一上方部；数个间距物，邻近该上方半导体结构之下方部，且位于该上方半导体结构之该上方部的下方；一矽化物层，邻近该等间距物并位于该上方半导体结构之该上方部的下方；以及一介电结构，位于该中间半导体区之上及该等间距物之下。如申请专利范围第9项所述之元件，其中该中间半导体区较该介电结构为宽。如申请专利范围第8项所述之元件，其中该等间距物可将该上方半导体结构与该矽化物分开。如申请专利范围第8项所述之元件，其中该中间半导体区包含：一本质中间半导体区；以及一异质中间半导体区，位于该本质中间半导体区上方。如申请专利范围第8项所述之元件，其中该等间距物包含绝缘体。如申请专利范围第8项所述之元件，其中该矽化物包含自我校准矽化物。一种制造一电晶体的方法，该方法包含下列步骤：于一本质基极上方形成一异质基极；利用一牺牲遮罩保护该异质基极之一部份，该牺牲遮罩系定位于该异质基极之一中心处的上方；矽化(siliciding)该异质基极之暴露部份，其中该矽化制程于该异质基极之该中心处的上方留下一未矽化部份；形成一射极开口，使之通过该异质基极之该未矽化部份的一中心处；于该射极开口中形成数个间距物；以及于该射极开口中形成一射极，其中该等间距物可将该射极与该异质基极之矽化部份分开。如申请专利范围第15项所述之方法，其在形成该异质基极之前，更包含下列步骤：图案化该本质基极之该中心处上方的一绝缘体；以及将该异质基极磊晶(epitaxially)成长于该绝缘体及该本质基极的上方。如申请专利范围第16项所述之方法，其中该磊晶成长该异质基极之制程于该绝缘体上方成长多晶矽，并于该本质基极之暴露部份之上方成长单晶矽。如申请专利范围第16项所述之方法，其中该等间距物矽形成于该绝缘体上。如申请专利范围第15项所述之方法，其中该矽化制程将该异质基极之矽化部份水平地形成在邻近该未矽化部份处。如申请专利范围第15项所述之方法，其在形成该射极开口之前，更包含于该异质基极上方形成一绝缘体层，其中该射极开口系通过该绝缘体层而形成。一种制造一电晶体的方法，该方法包含下列步骤：形成一下方半导体结构，其具有一第一型杂质；于该下方半导体结构之上形成一中间半导体区，该中间半导体区具有一与该第一型杂质互补之第二型杂质；利用一牺牲遮罩保护该中间半导体区之一部份，该牺牲遮罩系定位于该中间半导体区之一中心处的上方；矽化该中间半导体区之暴露部份，其中该矽化制程于该中间半导体区之该中心处上方留下一未矽化部份；形成一上方半导体结构开口，使之通过该中间半导体区之该未矽化部份的一中心处；于该上方半导体结构开口中形成数个间距物；及于该上方半导体结构开口中形成一上方半导体结构，其中该等间距物将该上方半导体结构与该中间半导体区之矽化部份分开。如申请专利范围第21项所述之方法，其在形成该中间半导体区之前，更包含下列步骤：在该下方半导体区上方形成一矽层；图案化该矽层之该中心处上方的一绝缘体；及将该中间半导体区磊晶成长于该绝缘体与该矽层之上。如申请专利范围第22项所述之方法，其中该磊晶成长该中间半导体区之步骤于该绝缘体上方成长多晶矽，并于该矽层之暴露部份之上方成长单晶矽。如申请专利范围第21项所述之方法，其中该等间距物系形成于该绝缘体上。如申请专利范围第21项所述之方法，其中该矽化制程将该中间半导体区之矽化部份水平地形成在邻近该未矽化部份处。如申请专利范围第21项所述之方法，其在形成该上方半导体结构开口之前，更包含于该中间半导体区上方形成一绝缘体，其中该上方半导体结构开口系通过该绝缘体层而形成。一种制造一双极互补式金属氧化物半导体(BiCMOS)元件的方法，该方法包含下列步骤：形成一集极(collector)；形成邻近该集极之数个浅沟绝缘区；于该集极上方形成一本质基极；于该本质基极上方形成一升高之异质基极；利用一牺牲遮罩保护该异质基极之一部份，该牺牲遮罩系定位于该异质基极之一中心处的上方；矽化该异质基极之暴露部份，其中该矽化制程于该异质基极之该中心处上方留下一未矽化部份；形成一射极开口，使之通过该异质基极之该未矽化部份的一中心处；于该射极开口中形成数个间距物；以及于该射极开口中形成一射极，其中该等间距物将该射极与该异质基极的矽化部份分开。如申请专利范围第27项所述之方法，其在形成该异质基极之前，更包含下列步骤：图案化该本质基极之该中心处上方的一绝缘体；及将该异质基极磊晶成长在该绝缘体及该本质基极的上方。如申请专利范围第28项所述之方法，其中该磊晶成长该异质基极的制程于该绝缘体上方成长多晶矽，并于该本质基极之暴露部份的上方成长单晶矽。如申请专利范围第27项所述之方法，其中该矽化制程将该异质基极的矽化部份水平地形成在邻近该未矽化部份处。如申请专利范围第27项所述之方法，其中该等间距物系形成于该绝缘体上。 |
