发明名称 画素结构的制作方法
摘要
申请公布号 TWI343654 申请公布日期 2011.06.11
申请号 TW096127138 申请日期 2007.07.25
申请人 友达光电股份有限公司 发明人 邱大维;郑逸圣;颜士益
分类号 H01L29/786 主分类号 H01L29/786
代理机构 代理人 戴俊彦 新北市永和区福和路389号6楼之3;吴丰任 新北市永和区福和路389号6楼之3
主权项 一种制作画素结构的方法,包含:提供一基底,该基底上具有至少一电晶体区以及一电容区;分别形成一图案化半导体层于该电晶体区及该电容区;形成一闸极介电层于该基底表面并覆盖该图案化半导体层;依序形成一导电层、一介电层以及一电极层于该基底上;形成复数个图案化光阻层于该电晶体区及该电容区之该电极层表面;进行一等向性蚀刻制程,利用该等图案化光阻层当作遮罩,以同时于水平及垂直方向均匀去除部分该电极层;进行一第一蚀刻制程,利用该等图案化光阻层当作遮罩去除部分该介电层及该导电层;进行一第一离子布植制程,利用该等图案化光阻层当作遮罩,以于该电晶体区之该图案化半导体层中形成一源极/汲极区域;去除该电晶体区之该图案化光阻层;进行一第二蚀刻制程,利用该图案化电极层当作遮罩,去除部分该介电层及该导电层;进行一第二离子布植制程,利用该等图案化光阻层当作遮罩,以于各该电晶体区之该图案化半导体层中形成一轻掺杂源极/汲极;进行一第三蚀刻制程,利用该电容区之该图案光阻层当作遮罩去除该电晶体区之该电极层;去除该电容区之该图案化光阻层;形成一第一介电层于该基底上,并形成复数个第一接触洞于该第一介电层中;形成一图案化金属层于该第一介电层上并填满各该第一接触洞,以形成复数条第一导线;形成一第二介电层于该等第一导线上,并形成复数个第一开口于该第二介电层中;以及形成一图案化透明导电层于该第二介电层上并填满各该第一开口,以形成复数个画素电极。如申请专利范围第1项所述之方法,其中形成各该图案化半导体层之步骤另包含:形成一非晶矽层于该基底表面;进行一准分子雷射退火(excimer laser anneal)制程,使该非晶矽层转化为一多晶矽层;以及进行一图案化制程,去除部分该多晶矽层,以于该基底上形成该等图案化半导体层。如申请专利范围第1项所述之方法,其中该导电层的材质包含钼。如申请专利范围第1项所述之方法,其中该电极层的材质包含铝。如申请专利范围第1项所述之方法,其中该电极层之厚度系约4000埃至10000埃。如申请专利范围第1项所述之方法,其中该方法于形成复数个图案化光阻层之前更包含形成一半透型光罩(half-tone mask)于该电晶体区,且该半透型光罩系对应该电晶体区之该图案化光阻层。如申请专利范围第1项所述之方法,其中该透明导电层包括一氧化铟锡层或一氧化铟锌层。一种画素结构,形成于一基底上,该基底具有一电晶体区以及一电容区,该画素结构包含:一图案化半导体层设于该电晶体区,该图案化半导体层具有一通道区,以及位于该通道区两侧之一源极/汲极区;一第一电容电极设于该电容区;一闸极介电层设于该基底上并覆盖该图案化半导体层与该第一电容电极;一闸极设于该图案化半导体层之该通道区上;一第二电容电极、一第一介电层以及一铝层电容电极,设于该电容区之该闸极介电层上;一第一介电层设于该基底上并覆盖该闸极及该铝层电容电极;至少一第一导线设于该第一介电层中,电性连接该半导体层之该源极/汲极区与该铝层电容电极;一第二介电层设于该等第一导线上;以及一第一透明导电层设于该第二介电层上并连接该等第一导线。如申请专利范围第8项所述之画素结构,其中该第二电容电极包含钼。如申请专利范围第8项所述之画素结构,其中该第一介电层包含氧化矽。如申请专利范围第8项所述之画素结构,其中该铝层电容电极之厚度系约4000埃至10000埃。如申请专利范围第8项所述之画素结构,其中该第一透明导电层系为一氧化铟锡层或一氧化铟锌层。如申请专利范围第8项所述之画素结构,其中该基底另包含一接触垫区,且该画素结构更包含:该图案化半导体层设于该接触垫区之该基底上;该闸极介电层设于该接触垫区之该基底上并覆盖该图案化半导体层;一导电层以及一第二介电层设于该闸极介电层上;该第一介电层设于该基底上并覆盖该第二介电层;一第二导线设于该第一介电层中并连接该导电层;该第二介电层设于该第二导线上;以及一第二透明导电层设于该第二介电层上并连接该第二导线。如申请专利范围第13项所述之画素结构,其中该导电层包含钼。如申请专利范围第13项所述之画素结构,其中该第二介电层包含氧化矽。如申请专利范围第13项所述之画素结构,其中该第二透明导电层系为一氧化铟锡层或一氧化铟锌层。一种制作画素结构的方法,包含:提供一基底,该基底上具有至少一电晶体区、一电容区以及一接触垫区;分别形成一图案化半导体层于该电晶体区、该电容区及该接触垫区;形成一闸极介电层于该基底表面并覆盖该图案化半导体层;依序形成一导电层、一介电层以及一铝层于该基底上;形成复数个图案化光阻层于该电晶体区、该电容区及该接触垫区之该铝层表面;进行一等向性蚀刻制程,利用该等图案化光阻层当作遮罩,以同时于水平及垂直方向均匀去除部分该铝层;进行一第一蚀刻制程,利用该等图案化光阻层当作遮罩去除部分该介电层及该导电层;进行一第一离子布植制程,利用该等图案化光阻层当作遮罩,以于该电晶体区之该图案化半导体层中形成一源极/汲极区域;去除该电晶体区及该接触垫区之该图案化光阻层;进行一第二蚀刻制程,利用该图案化铝层当作遮罩,去除部分该介电层及该导电层;进行一第三蚀刻制程,利用该电容区之该图案化光阻层当作遮罩去除该电晶体区及该接触垫区之该铝层;去除该电容区之该图案化光阻层;形成一第一介电层于该基底上并形成复数个第一接触洞于该第一介电层中;形成一图案化金属层于该第一介电层上并填满各该第一接触洞,以形成复数条第一导线;形成一第二介电层于该等第一导线上,并形成复数个第一开口于该第二介电层中;以及形成一图案化透明导电层于该第二介电层上并填满各该第一开口,以形成复数个画素电极。如申请专利范围第17项所述之方法,其中形成该图案化半导体层之步骤另包含:形成一非晶矽层于该基底表面;进行一准分子雷射退火制程,使该非晶矽层转化为一多晶矽层;以及进行一图案化制程,去除部分该多晶矽层,以于该基底上形成该图案化半导体层。如申请专利范围第17项所述之方法,其中该导电层包含钼。如申请专利范围第17项所述之方法,其中该介电层包含氧化矽。如申请专利范围第17项所述之方法,其中该铝层之厚度系约4000埃至10000埃。如申请专利范围第17项所述之方法,其中该方法于形成该等图案化光阻层之间更包含分别形成一半透型光罩于该电晶体区及该接触垫区,且各该半透型光罩系对应该电晶体区及该接触垫区之该图案化光阻层。如申请专利范围第17项所述之方法,其中该图案化透明导电层包含一氧化铟锡层或一氧化铟锌层。如申请专利范围第17项所述之方法,其中进行该第二蚀刻制程之后,更包括进行一第二离子布植制程,利用该图案化铝层当作遮罩,以于该电晶体区之该图案化半导体层中形成一轻掺杂源极/汲极。
地址 新竹市新竹科学工业园区力行二路1号