| 主权项 |
一种多阶记忆胞(MLC)装置，包括：一基板；一闸极；以及一电荷捕捉结构位于该基板与该闸极之间且具有一第二位元操作区间，该电荷捕捉结构具有一第一电荷储存端与分离之一第二电荷储存端，该第一电荷储存端具有m个位元以产生2m个临界电压Vt分布，以及复数个感应区间，在该第一电荷储存端的每一感应区间定义介于两个临界电压Vt分布之间的一电压边界；其中该第二位元操作区间系藉由移动电洞至该电荷捕捉结构之一电洞注射而扩大。如申请专利范围第1项所述之多阶记忆胞装置，其中该第二电荷储存端具有m个位元以产生2m个临界电压Vt分布，以及复数个感应区间，在该第二电荷储存端的每一感应区间定义介于两个临界电压Vt分布之间的一电压边界。如申请专利范围第1项所述之多阶记忆胞装置，其中该电荷捕捉结构包含两个位元，位于该第一电荷储存端之第一位元提供一逻辑0状态和一逻辑1状态，该复数个临界电压Vt分布包含一第一临界电压分布及一第二临界电压分布，该第二位元操作区间系介于该第一临界电压分布与该第二临界电压分布之间。如申请专利范围第1项所述之多阶记忆胞装置，其中该电荷捕捉结构包含四个位元，位于该第一电荷储存端之两个位元提供一逻辑00状态、一逻辑01状态、一逻辑10状态和一逻辑11状态，该复数个临界电压Vt分布包含一第一临界电压分布与该逻辑11状态相关、一第二临界电压分布与该逻辑10状态相关、一第三临界电压分布与该逻辑01状态相关及一第四临界电压分布与该逻辑00状态相关，其中该第二位元操作区间系在介于该第一临界电压分布与该第四临界电压分布之间量测，该第二位元操作区间包括该第二临界电压分布、该第三临界电压分布、一第一感应区间提供一第一电压边界于该逻辑10与逻辑11状态之间、一第二感应区间提供一第二电压边界于该逻辑10与逻辑01状态之间以及一第三感应区间提供一第三电压边界于该逻辑00与逻辑01状态之间。如申请专利范围第1项所述之多阶记忆胞装置，其中该电荷捕捉结构包含六个位元，位于该第一电荷储存端之三个位元提供一逻辑000状态、一逻辑001状态、一逻辑010状态、一逻辑011状态、一逻辑100状态、一逻辑101状态、一逻辑110状态和一逻辑111状态，该复数个临界电压Vt分布包含一第一临界电压分布与该逻辑111状态相关、一第二临界电压分布与该逻辑110状态相关、一第三临界电压分布与该逻辑101状态相关、一第四临界电压分布与该逻辑100状态相关、一第五临界电压分布与该逻辑011状态相关、一第六临界电压分布与该逻辑010状态相关、一第七临界电压分布与该逻辑001状态相关和一第八临界电压分布与该逻辑000状态相关，其中该第二位元操作区间系在介于该第一临界电压分布与该第八临界电压分布之间量测，该第二位元操作区间包括该第二、第三、第四、第五、第六和第七临界电压分布、一第一感应区间提供一第一电压边界于该逻辑110与逻辑111状态之间、一第二感应区间提供一第二电压边界于该逻辑110与逻辑101状态之间、一第三感应区间提供一第三电压边界于该逻辑100与逻辑101状态之间、一第四感应区间提供一第四电压边界于该逻辑100与逻辑011状态之间、一第五感应区间提供一第五电压边界于该逻辑011与逻辑010状态之间、一第六感应区间提供一第六电压边界于该逻辑010与逻辑001状态之间以及一第七感应区间提供一第七电压边界于该逻辑001与逻辑000状态之间。如申请专利范围第1项所述之多阶记忆胞装置，其中该电荷捕捉结构包含八个位元，位于该第一电荷储存端之四个位元提供一逻辑0000状态、一逻辑0001状态、一逻辑0010状态、一逻辑0011状态、一逻辑0100状态、一逻辑0101状态、一逻辑0110状态、一逻辑0111状态、一逻辑1000状态、一逻辑1001状态、一逻辑1010状态、一逻辑1011状态、一逻辑1100状态、一逻辑1101状态、一逻辑1110状态和一逻辑1111状态，该复数个临界电压Vt分布包含一第一临界电压分布与该逻辑1111状态相关、一第二临界电压分布与该逻辑1110状态相关、一第三临界电压分布与该逻辑1101状态相关、一第四临界电压分布与该逻辑1100状态相关、一第五临界电压分布与该逻辑1011状态相关、一第六临界电压分布与该逻辑1010状态相关、一第七临界电压分布与该逻辑1001状态相关、一第八临界电压分布与该逻辑1000状态相关、一第九临界电压分布与该逻辑0111状态相关、一第十临界电压分布与该逻辑0110状态相关、一第十一临界电压分布与该逻辑0101状态相关、一第十二临界电压分布与该逻辑0100状态相关、一第十三临界电压分布与该逻辑0011状态相关、一第十四临界电压分布与该逻辑0010状态相关、一第十五临界电压分布与该逻辑0001状态相关和一第十六临界电压分布与该逻辑0000状态相关，其中该第二位元操作区间系在介于该第一临界电压分布与该第十六临界电压分布之间量测，该第二位元操作区间包括该第二、第三、第四、第五、第六、第七、第八、第九、第十、第十一、第十二、第十三、第十四、第十五和第十六临界电压分布、一第一感应区间提供一第一电压边界于该逻辑1110与逻辑1111状态之间、一第二感应区间提供一第二电压边界于该逻辑1110与逻辑1101状态之间、一第三感应区间提供一第三电压边界于该逻辑1100与逻辑1101状态之间、一第四感应区间提供一第四电压边界于该逻辑1100与逻辑1011状态之间、一第五感应区间提供一第五电压边界于该逻辑1011与逻辑1010状态之间、一第六感应区间提供一第六电压边界于该逻辑1010与逻辑1001状态之间以及一第七感应区间提供一第七电压边界于该逻辑1001与逻辑1000状态之间、一第八电压边界于该逻辑0111与逻辑1000状态之间、一第九感应区间提供一第九电压边界于该逻辑0111与逻辑0110状态之间、一第十感应区间提供一第十电压边界于该逻辑0110与逻辑0101状态之间、一第十一感应区间提供一第十一电压边界于该逻辑0101与逻辑0100状态之间、一第十二感应区间提供一第十二电压边界于该逻辑0100与逻辑0011状态之间、一第十三感应区间提供一第十三电压边界于该逻辑0011与逻辑0010状态之间、一第十四感应区间提供一第十四电压边界于该逻辑0010与逻辑0001状态之间以及一第十五感应区间提供一第十五电压边界于该逻辑0001与逻辑0000状态之间。如申请专利范围第1项所述之多阶记忆胞装置，其中该电洞注射包含施加一正闸极电压以藉由自该闸极移动电洞至该电荷捕捉结构来抹除该记忆装置至一负电压阶级。如申请专利范围第1项所述之多阶记忆胞装置，其中该电洞注射包含施加一负闸极电压以藉由自该基板移动电洞至该电荷捕捉结构来抹除该记忆装置至一负电压阶级。如申请专利范围第1项所述之多阶记忆胞装置，其中该电荷捕捉结构包含一电荷捕捉层于一介电层之上。如申请专利范围第1项所述之多阶记忆胞装置，其中该电荷捕捉结构包含一顶介电层于一电荷捕捉层之上，以及该电荷捕捉层于一底介电层之上。如申请专利范围第10项所述之多阶记忆胞装置，更包括一第一介电部分与一第二介电部分，该电荷捕捉层系设置于该第一与第二介电部分之间。 |
