| 主权项 |
一种半导体装置，其特征在于具有：半导体层；MOS电晶体，形成于上述半导体层；构成上述MOS电晶体之源极区域或汲极区域之任一区域之扩散层与上述半导体层的第1PN接面区域；及保护元件，配置于上述MOS电晶体之形成区域周围，且具有比上述第1PN接面区域之接面崩溃电压低之第2PN接面区域。如申请专利范围第1项之半导体装置，其中，具有区划上述半导体层之隔离区域，且上述MOS电晶体系形成于由上述隔离区域所区划之区域，而上述保护元件系利用包围上述MOS电晶体之形成区域周围的上述隔离区域所形成。一种半导体装置，其特征在于具有：第一导电型半导体基板；第二导电型磊晶层，在半导体基板上有1层或复数层；MOS电晶体，形成于上述磊晶层；构成上述之MOS电晶体之扩散层与上述磊晶层之第1接面区域；及保护元件，配置于形成上述MOS电晶体之区域周围，且具有比上述第1接面区域之接面崩溃电压低之第2接面区域；上述第2接面区域系由与作为上述MOS电晶体之背闸极区域来使用的扩散层进行配线连接的第1个第一导电型扩散层、及形成于上述磊晶层的第二导电型扩散层所形成；上述第二导电型扩散层系与和上述半导体基板连接的第2个第一导电型扩散层相重叠配置。如申请专利范围第3项之半导体装置，其中，具有区划上述磊晶层之隔离区域，且上述第2个第一导电型扩散层系为构成上述隔离区域之扩散层。如申请专利范围第4项之半导体装置，其中，上述第1个第一导电型扩散层及上述第二导电型扩散层系配合上述隔离区域之形成区域，而在上述MOS电晶体之形成区域周围配置成一环状。如申请专利范围第1或3项之半导体装置，其中，上述保护元件系进行双载子电晶体动作。一种半导体装置，其特征在于具有：第一导电型半导体基板；第二导电型磊晶层，在半导体基板上有1层或复数层；MOS电晶体，形成于上述磊晶层；构成上述之MOS电晶体之扩散层与上述磊晶层之第1接面区域；及保护元件，配置于形成上述MOS电晶体之区域周围，且具有比上述第1接面区域之接面崩溃电压低之第2接面区域；上述第2接面区域系由与作为上述MOS电晶体之汲极区域来使用的扩散层进行配线连接的第1个第一导电型扩散层、及形成于上述磊晶层的第二导电型扩散层所形成；上述第二导电型扩散层系与和上述半导体基板连接的第2个第一导电型扩散层相重叠配置。如申请专利范围第7项之半导体装置，其中，具有区划上述磊晶层之隔离区域，且上述第2个第一导电型扩散层系为构成上述隔离区域之扩散层。如申请专利范围第8项之半导体装置，其中，上述第1个第一导电型扩散层及上述第二导电型扩散层系配合上述隔离区域之形成区域，而在上述MOS电晶体之形成区域周围配置成一环状。如申请专利范围第7项之半导体装置，其中，上述保护元件系进行双载子电晶体动作。一种半导体装置之制造方法，系在第一导电型之半导体基板上形成1层或复数层之第二导电型磊晶层，且形成将上述磊晶层区分成复数个元件形成区域之隔离区域，而在上述复数个元件形成区域之一区域形成MOS电晶体者，其特征在于：在上述MOS电晶体之形成区域周围形成第1个第一导电型扩散层，且形成一部分之区域与上述第1个第一导电型扩散层及构成上述隔离区域的第2个第一导电型扩散层之各个相重叠的第二导电型扩散层；在上述磊晶层上利用配线层来连接作为上述MOS电晶体之背闸极区域的扩散层与上述第1个第一导电型扩散层。如申请专利范围第11项之半导体装置之制造方法，其中，以共用步骤来形成作为上述MOS电晶体之背闸极区域的扩散层与上述第1个第一导电型扩散层。一种半导体装置之制造方法，系在第一导电型之半导体基板上形成1层或复数层之第二导电型磊晶层，且形成将上述磊晶层区分成复数个元件形成区域之隔离区域，而在上述复数个元件形成区域之一区域形成MOS电晶体者，其特征在于：在上述MOS电晶体之形成区域周围形成第1个第一导电型扩散层，且形成一部分之区域与上述第1个第一导电型扩散层及构成上述隔离区域的第2个第一导电型扩散层之各个相重叠的第二导电型扩散层；在上述磊晶层上利用配线层来连接作为上述MOS电晶体之汲极区域的扩散层与上述第1个第一导电型扩散层。 |
