| 主权项 |
一种频率测量系统，包括：一扇出缓冲元件(fanout buffer)，具有一第一输入埠、一第二输入埠、一第一输出埠以及一第二输出埠，该第一输入埠输入一单端待测讯号，该第二输入埠输入一对的差动待测讯号，该第一输出埠输出一第一测量讯号，且该第二输出埠输出一第二测量讯号，该扇出缓冲元件系选择性由该第一输出埠与该第二输出埠输出该单端待测讯号或是该差动待测讯号；以及一数位计时器，根据该第一测量讯号的一上升边缘产生一起始讯号，根据该第二测量讯号的另一上升边缘产生一第一停止讯号，并以该起始讯号与该第一停止讯号计算该单端待测讯号或是该差动待测讯号的一周期。如请求项1所述之频率测量系统，其中该扇出缓冲元件另包括一第三输出埠，该第三输出埠输出一第三测量讯号，该数位计时器根据该第三测量讯号的一下降边缘产生一第二停止讯号，并以该起始讯号与该第二停止讯号计算该单端待测讯号或是该差动待测讯号的一上半端脉冲宽度。如请求项1所述之频率测量系统，另包括一第一差动单端转换器与一第二差动单端转换器，该第一差动单端转换器电性连接至该第一输出埠，用以输出该第一测量讯号，该第二差动单端转换器电性连接至该第二输出埠，用以输出该第二测量讯号。如请求项1所述之频率测量系统，另包括一处理器，该处理器与该数位计时器之间系以序列周边介面(Serial Peripheral Interface，SPI)相连。如请求项4所述之频率测量系统，另包括一第一触发启动器，该第一触发启动器电性连接于该第一输出埠与该数位计时器之间，当接收该处理器发出的一致能讯号后，该第一触发启动器导通该第一测量讯号至该数位计时器。如请求项5所述之频率测量系统，另包括一第二触发启动器，该第二触发启动器电性连接于该第二输出埠与该数位计时器之间，当接收该处理器发出的该致能讯号后，该第二触发启动器导通该第二测量讯号至该数位计时器。 |
