| 主权项 |
一种半导体元件，包括：一块状半导体基底；一第一鳍式场效电晶体的第一鳍状物形成于该基底，该第一鳍状物具有一第一高度，且包括一第一通道区与一第一源/汲极区，其位于该第一通道区之相对两侧；一第二鳍式场效电晶体的第二鳍状物形成于该基底，该第二鳍状物具有一第二高度，且包括一第二通道区与一第二源/汲极区，其位于该第二通道区之相对两侧，其中该第一高度与该第二高度不同，且该第一鳍状物与第二鳍状物之上表面共平面；以及复数个沟槽在基底中且位于该第一与第二鳍状物之相对两侧，又该复数个沟槽的一底部部分包括一介电材料。如申请专利范围第1项所述之半导体元件，其中该复数个沟槽具有实质上相同的深度，相邻于该第一鳍状物的该介电材料具有一第一深度且相邻于该第二鳍状物的该介电材料具有一第二深度，其中该第一深度大于该第二深度。如申请专利范围第1项所述之半导体元件，其中该复数个沟槽具有相邻于该第一鳍状物的一第一深度与相邻于该第二鳍状物的一第二深度，又相邻于该第一鳍状物的该介电材料与相邻于该第二鳍状物的该介电材料具有实质上相同的深度。如申请专利范围第1项所述之半导体元件，其中相邻于该第一鳍状物之沟槽中之该介电材料的主要表面不与相邻于该第二鳍状物之沟槽中之该介电材料的主要表面共平面。如申请专利范围第1项所述之半导体元件，其中该第一鳍状物的高度为30-80 nm且该第二鳍状物的高度为80-120 nm。如申请专利范围第1项所述之半导体元件，其中该基底的厚度小于150 μm。一种半导体元件，包括：一半导体基底，其包括块状半导体材料；一第一组沟槽于该基底中，该第一组沟槽具有一第一深度，该第一组沟槽中相邻沟槽之间形成一或多个第一鳍状物；一第二组沟槽于该基底中，该第二组沟槽具有一第二深度，该第二组沟槽中相邻沟槽之间形成一或多个第二鳍状物，其中第二深度实质上与该第一深度相同；一第一介电层设于第一组沟槽之底部；以及一第二介电层设于第二组沟槽之底部，其中该第二介电层的厚度与该第一介电层的厚度不同。如申请专利范围第7项所述之半导体元件，其中该第一组沟槽中之该第一介电层的主要表面不与该第二组沟槽中之该第二介电层的主要表面共平面。如申请专利范围第7项所述之半导体元件，其中该该第一鳍状物的高度为30-80 nm。如申请专利范围第7项所述之半导体元件，其中该该第二鳍状物的高度为30-120 nm。如申请专利范围第7项所述之半导体元件，其中该基底的厚度小于150 μm。如申请专利范围第7项所述之半导体元件，更包括一闸极电极位于该一个或多个第一鳍状物与第二鳍状物之上。一种半导体元件，包括：一基底；一第一鳍状物位于该基底中之相邻的沟槽间；一第二鳍状物位于该基底中之相邻的沟槽间，其中该第一鳍状物与该第二鳍状物的高度不同；以及一隔离区沿着各个该沟槽的底部形成，其中在各该沟槽中之该隔离结构的厚度实质上相同。如申请专利范围第13项所述之半导体元件，其中该基底包括一块状基底。如申请专利范围第13项所述之半导体元件，其中在相邻于该第一鳍状物之一第一沟槽中的该隔离结构不与相邻于该第二鳍状物之一第二沟槽中的该隔离结构共平面。如申请专利为第13项所述之半导体元件，其中该一个或多个该第一鳍状物的高度为30-80 nm。如申请专利为第13项所述之半导体元件，其中该一个或多个该第二鳍状物的高度为30-120 nm。如申请专利范围第13项所述之半导体元件，更包括一闸极电极位于该第一与第二鳍状物之上。如申请专利范围第13项所述之半导体元件，其中该基底的厚度小于150 μm。 |
