| 主权项 |
一种电容元件埋入半导体封装基板结构，包括：一内层电路板，其一表面具有一内层线路层；一图案化之缓冲层，其系配置于该内层电路板至少一侧表面，该图案化之缓冲层之高度系高于该内层线路层并覆盖该内层线路层，且该图案化之缓冲层具有开口以显露出部分的内层线路层以作为一内电极层；一高介电材料层，其系配置于该内层电路板及该图案化之缓冲层表面；一图案化之金属层，其系配置于该高介电材料层表面，该金属层系包含有一外层线路层及一外电极层，该外层线路层系与该内层电路板之该内层线路层电性导通，该外电极层系配置对应于该内电极层以形成一电容元件；以及至少一导电盲孔，其系配置于该高介电材料层及该缓冲层内且贯穿该高介电材料层及该缓冲层，用以使该外层线路层与该内层线路层电性导通。如申请专利范围第1项所述之电容元件埋入半导体封装基板结构，其中，该至少一导电盲孔内系填满导电材料。如申请专利范围第1项所述之电容元件埋入半导体封装基板结构，其中，该至少一导电盲孔内系未填满导电材料。如申请专利范围第1项所述之电容元件埋入半导体封装基板结构，复包括一外部电镀导通孔，其系电性导通该内层线路层及配置于该内层电路板两侧之该高介电材料层表面之该外层线路层。如申请专利范围第1项所述之电容元件埋入半导体封装基板结构，其中，该内层电路板复包括一内部电镀导通孔。如申请专利范围第1项所述之电容元件埋入半导体封装基板结构，其中，该内层线路层及该内电极层使用之材料系为铜、锡、镍、铬、钛、铜-铬合金以及锡-铅合金中所组成之群组之一者。如申请专利范围第1项所述之电容元件埋入半导体封装基板结构，其中，该图案化之缓冲层系为一感光型树脂。如申请专利范围第1项所述之电容元件埋入半导体封装基板结构，其中，该高介电材料层之材料系为高分子材料、陶瓷材料、陶瓷粉末填充之高分子或其类似物之混合物所构成。如申请专利范围第1项所述之电容元件埋入半导体封装基板结构，其中，该高介电材料层的材料系为钛酸钡(Barium-tianate)、钛酸锆铅(Lead-Zirconate-tianate)及无定形氢化碳(Amorphous hydrogenated carbon)所构成群组之其中一者散布于黏结剂(Binder)中所形成。如申请专利范围第1项所述之电容元件埋入半导体封装基板结构，其中，该高介电材料层的介电系数系为40~300。如申请专利范围第1项所述之电容元件埋入半导体封装基板结构，其中，该金属层使用之材料系为铜、锡、镍、铬、钛、铜-铬合金以及锡-铅合金中所组成之群组之一者。如申请专利范围第1项所述之电容元件埋入半导体封装基板结构，复包括一线路增层结构，其系配置于该外层线路层表面。如申请专利范围第11项所述之电容元件埋入半导体封装基板结构，复包括一防焊层，其系配置于该线路增层结构表面，用以保护该半导体封装基板结构。如申请专利范围第1项所述之电容元件埋入半导体封装基板结构，其中，该内层电路板系为二层或多层之电路板。如申请专利范围第14项所述之电容元件埋入半导体封装基板结构，其中，该内层电路板复包括多个电容元件。一种电容元件埋入半导体封装基板结构之制作方法，其包括：提供一内层电路板，其一表面系形成有一内层线路层；于该内层电路板之表面形成一图案化之缓冲层，该图案化之缓冲层之高度系高于该内层线路层并覆盖该内层线路层，该图案化之缓冲层系形成一开口，以显露出部分的内层线路层以作为一内电极层；于形成有该图案化之缓冲层的该内层电路板表面形成一高介电材料层；于该高介电材料层及该缓冲层内系形成至少一盲孔，且该至少一盲孔系贯穿该高介电材料层及该缓冲层；以及于该高介电材料层及该至少一盲孔表面形成一外层线路层、一外电极层及至少一导电盲孔，该导电盲孔系电性连接该外层线路层及该内层线路层，该外层线路层系与该内层电路板之该内层线路层电性导通，该外电极层系对应于该内电极层，以形成一电容元件。如申请专利范围第16项所述之制作方法，复包括形成至少一外部电镀导通孔，该至少一外部电镀导通孔系贯穿该内层电路板、该缓冲层及该高介电材料层，以电性导通该内层线路层及配置于该内层电路板两侧之该高介电材料层表面之该外层线路层。如申请专利范围第16项所述之制作方法，其中，该内层电路板复包括形成一内部电镀导通孔，该内部电镀导通孔系电性导通该内层电路板两侧表面之内层线路层。如申请专利范围第18项所述之制作方法，复包括于该外层线路层表面形成一线路增层结构。如申请专利范围第19项所述之制作方法，复包括于该线路增层结构表面形成一图案化之防焊层。如申请专利范围第16项所述之制作方法，其中，该缓冲层所形成之该开口系利用曝光及显影之方式形成。如申请专利范围第21项所述之制作方法，其中，该内层电路板系为二层或多层之电路板。如申请专利范围第22项所述之制作方法，其中，该内层电路板复包括多个电容元件。 |
