| 主权项 |
一种记忆体装置，其包含：用来接收来自一主机之一致用指示及确立一致用信号以响应该致用指示之致用逻辑组件；以及与该致用逻辑组件耦接之一晶粒上热感测器，其中该致用逻辑组件系用以启动该晶粒上热感测器以响应该致用指示，该晶粒上热感测器之启动由该致用信号所指示，该晶粒上热感测器系响应于一热资料感测指示来感测热资料，其中该热资料感测指示系响应于在确立该致用信号之后的一指定延迟时间期满而被接收。如申请专利范围第1项之记忆体装置，其中该致用逻辑组件包含：用来储存该致用指示之一储存元件。如申请专利范围第2项之记忆体装置，其中该致用逻辑组件进一步包含：用来提供该致用信号给该晶粒上热感测器之一致用电路。如申请专利范围第3项之记忆体装置，其中该致用电路系组配来接收该致用指示作为一输入。如申请专利范围第4项之记忆体装置，其中该热资料感测指示系一记忆体互连阻抗校准命令。如申请专利范围第5项之记忆体装置，其中该记忆体互连阻抗校准命令系一ZQ校准命令。如申请专利范围第2项之记忆体装置，其中该致用指示包含一或更多位元之一模式暂存器设定(MRS)命令。如申请专利范围第7项之记忆体装置，其中该储存元件系一多用途暂存器之至少一部份。如申请专利范围第1项之记忆体装置，其中该延迟时间对应于该晶粒上热感测器之一设定时间。一种用于动态电力控制的方法，其包含下列步骤：接收一致用指示；启动一晶粒上热感测器以响应该致用指示；确立一热资料致用信号以至少部分响应该致用指示，该热资料致用信号指示该晶粒上热感测器之启动；接收一热资料感测指示以响应于在确立该热资料致用信号之后的一指定延迟时间期满；以及用该晶粒上热感测器感测热资料，该感测至少部份地响应于该热资料感测指示。如申请专利范围第10项之方法，其中该致用指示包含一或更多位元的一模式暂存器设定(MRS)命令。如申请专利范围第10项之方法，其中该延迟时间系与一热感测器设定时间相关联。如申请专利范围第10项之方法，其中该热资料感测指示系一记忆体互连阻抗校准命令。如申请专利范围第13项之方法，其中该记忆体互连阻抗校准命令系一ZQ校准命令。如申请专利范围第10项之方法，其进一步包含下列步骤：接收进入一多用途暂存器读取模式之一指示；以及从该多用途暂存器提供该热资料至一主机。如申请专利范围第15项之方法，其进一步包含下列步骤：接收将该晶粒上热感测器断电之一停用指示。一种用于动态电力控制的系统，其包含：一控制器；与一主机耦接之一动态随机存取记忆体(DRAM)装置，该DRAM装置包括：用来接收来自该主机之一致用指示并确立一致用信号以响应该致用指示之致用逻辑组件；以及与该致用逻辑组件耦接之一晶粒上热感测器，其中该致用逻辑组件系用来启动该晶粒上热感测器以响应该致用指示，该晶粒上热感测器的启动由该致用信号所指示，该晶粒上热感测器系用来响应于一热资料感测指示感测热资料，其中该热资料感测指示系响应于在确立该致用信号之后的一指定延迟时间期满而被接收。如申请专利范围第17项之系统，其中该控制器包含：用来判定该晶粒上热感测器何时感测热资料之热感测器控制逻辑组件。如申请专利范围第17项之系统，其中，该DRAM系一记忆体模组之一元件。如申请专利范围第19项之系统，其中该记忆体模组包含：用来判定该晶粒上热感测器何时感测热资料之热感测器控制逻辑组件。如申请专利范围第17项之系统，其中该致用逻辑组件包含：用来储存该致用指示之一储存元件；以及用来提供该致用信号给该晶粒上热感测器之一致用电路。如申请专利范围第21项之系统，其中该致用电路系组配来接收该致用指示与该热资料感测指示作为一输入。如申请专利范围第22项之系统，其中该热资料感测指示系一记忆体互连阻抗校准命令。如申请专利范围第23项之系统，其中该记忆体互连阻抗校准命令系一ZQ校准命令。如申请专利范围第21项之系统，其中该致用指示包含一或更多位元的一模式暂存器设定(MRS)命令。如申请专利范围第21项之系统，其中该储存元件系一模式暂存器之至少一部份。 |
