| 主权项 |
一种半导体结构，包含：一第一屏蔽线与一第二屏蔽线，位于一基材之上，且该第一屏蔽线与该第二屏蔽线连接一第一电压；至少一导线，该至少一导线连接一第二电压，平行配置于该第一屏蔽线与该第二屏蔽线之间，其中该导线更包含一导线垫；以及一第一屏蔽层，于该基材上藉由至少一第一导体连接该第一屏蔽线与该第二屏蔽线，其中该第一屏蔽线的端部更包含一第一传导线与一第一屏蔽垫连接于该第一传导线，该第二屏蔽线的端部更包含一第二传导线与一第二屏蔽垫连接于该第二传导线，以避免该第一屏蔽垫、该导线垫与该第二屏蔽垫之间出现互相干扰之情形，且该导线的长度等于该第一屏蔽线及该第二屏蔽线中至少其中之一之长度。如申请专利范围第1项所述之半导体结构，其中该第一导体包含至少一具有金属之中介窗、一传导线或上述之组合。如申请专利范围第1项所述之半导体结构，更包含一第二屏蔽层，该第二屏蔽层位于该第一屏蔽线与该第二屏蔽线之上，且通过至少一第二导体连接该第一屏蔽线与该第二屏蔽线。如申请专利范围第3项所述之半导体结构，其中该第一屏蔽线、该第二屏蔽线、该第一屏蔽层、该第二屏蔽层、该至少一第一导体以及该至少一第二导体大致围绕该导线，用以降低该导线之电感，使相对于其他未具有该至少一第一导体、该至少一第二导体、该第一屏蔽层以及该第二屏蔽层之导线，降低约10%或10%以上之电感值。如申请专利范围第1项所述之半导体结构，更包含至少一辅助图案，邻近于该第一屏蔽线或该第二屏蔽线。如申请专利范围第5项所述之半导体结构，其中该辅助图案包含至少一具有金属之辅助中介窗(dummy via)、一辅助导线或上述之组合。如申请专利范围第5项所述之半导体结构，其中该辅助图案与该第一屏蔽线或该第二屏蔽线之一间隙大于0.5微米。如申请专利范围第1项所述之半导体结构，其中该第一电压为接地电压或一固定电压。如申请专利范围第1项所述之半导体结构，其中该导线为一讯号线或一电源线。一种半导体结构，包含：一第一屏蔽线与一第二屏蔽线，位于一基材之上，且该第一屏蔽线与该第二屏蔽线连接一第一电压；至少一导线，连接一第二电压，且平行配置于该第一屏蔽线与该第二屏蔽线之间，其中该导线更包含一导线垫，该第一屏蔽线的端部更包含一第一传导线与一第一屏蔽垫连接于该第一传导线，该第二屏蔽线的端部更包含一第二传导线与一第二屏蔽垫连接于该第二传导线，以避免该第一屏蔽垫、该导线垫与该第二屏蔽垫之间出现互相干扰之情形，且该导线的长度等于该第一屏蔽线及该第二屏蔽线中至少其中之一之长度；一第一屏蔽层，通过位于该第一屏蔽线与该第二屏蔽线之下的至少一第一导体，连接该第一屏蔽线与该第二屏蔽线；以及一第二屏蔽层，通过位于该第一屏蔽线与该第二屏蔽线之上的至少一第二导体，连接该第一屏蔽线与该第二屏蔽线。如申请专利范围第10项所述之半导体结构，其中该第一电压为接地电压或一固定电压。如申请专利范围第10项所述之半导体结构，其中该导线为一讯号线或一电源线。 |
