| 主权项 |
一种显示面板双解析度控制系统，所述系统包括：一双解析度控制电路，其包括四个移位寄存器，所述移位寄存器中的每一个输出一移位讯号；四个逻辑闸；和一切换网路，其耦接在所述移位寄存器与所述逻辑闸之间；其中，在一低解析度模式下，所述切换网路将所述移位讯号导向到所述移位寄存器，使得所述第一和所述第二移位寄存器中的每一个输出一第一移位讯号，且所述第三和所述第四移位寄存器中的每一个输出一第二移位讯号，所述切换网路还将所述移位讯号导向到所述逻辑闸，使得所述第一和所述第二逻辑闸中的每一个输出一第一面板控制讯号，且所述第三和所述第四逻辑闸中的每一个输出一第二面板控制讯号，且其中所述第一和所述第二面板控制讯号的脉冲在时间上不重叠。如申请专利范围第1项所述的系统，其中所述移位讯号中的每一个的所述脉冲的持续时间为所述面板控制讯号中的每一个的所述脉冲的所述持续时间的至少两倍。如申请专利范围第1项所述的系统，其中，在所述低解析度模式下，所述切换网路将所述第一移位讯号导向到所述四个逻辑闸中的每一个，且将所述第二移位讯号导向到所述第三逻辑闸、所述第四逻辑闸、一下一个模组的一第一逻辑闸和所述下一个模组的一第二逻辑闸。如申请专利范围第1项所述的系统，其中，在所述低解析度模式下，所述切换网路将所述第一移位讯号导向到一上一个模组的一第三逻辑闸、所述所述上一个模组的一第四逻辑闸、所述第一逻辑闸和所述第二逻辑闸，且将所述第二移位讯号导向到所述四个逻辑闸中的每一个。如申请专利范围第1项所述的系统，其中所述移位寄存器中的每一个接收一第一时脉讯号和一第二时脉讯号、由另一移位寄存器接收一移位讯号作为其开始脉冲输入，且所述移位寄存器的所述输出端子中的每一个藉由所述切换网路连接到所述逻辑闸中的至少一个。如申请专利范围第5项所述的系统，其中，在所述低解析度模式下向上扫描期间，所述第一移位寄存器和所述第二移位寄存器接收由所述第三移位寄存器或所述第四移位寄存器输出的所述移位讯号作为其开始脉冲讯号，且所述第三移位寄存器和所述第四移位寄存器接收由所述下一个模组的所述第一移位寄存器或所述下一个模组的所述第二移位寄存器输出的所述移位讯号作为其开始脉冲讯号。如申请专利范围第5项所述的系统，其中，在所述低解析度模式下向下扫描期间，所述第一移位寄存器和所述第二移位寄存器接收由所述上一个模组的所述第三移位寄存器或所述上一个模组的所述第四移位寄存器输出的所述移位讯号作为其开始脉冲讯号，且所述第三移位寄存器和所述第四移位寄存器接收由所述第一移位寄存器或所述第二移位寄存器输出的所述移位讯号作为其开始脉冲讯号。如申请专利范围第5项所述的系统，其进一步包括多个切换器，所述切换器用以将所述第一时脉讯号和所述第二时脉讯号导向到所述移位寄存器，使得：在一高解析度模式下，所述第一移位寄存器和所述第三移位寄存器接收所述第一时脉讯号作为其第一输入且接收所述第二时脉讯号作为其第二输入，且所述第二移位寄存器和所述第四移位寄存器接收所述第一时脉讯号作为其第二输入且接收所述第二时脉讯号作为其第一输入；且在一低解析度模式下，所述第一移位寄存器和所述第二移位寄存器接收所述第一时脉讯号作为其第一输入且接收所述第二时脉讯号作为其第二输入，且所述第三移位寄存器和所述第四移位寄存器接收所述第一时脉讯号作为其第二输入且接收所述第二时脉讯号作为其第一输入。如申请专利范围第8项所述的系统，其中所述切换器包括一第一切换器、一第二切换器、一第三切换器和一第四切换器，且所述第一切换器将所述第一时脉讯号连接到所述第二移位寄存器的所述第二输入和所述第三移位寄存器的所述第一输入，或将所述第一时脉讯号由所述第二移位寄存器的所述第二输入和所述第三移位寄存器的所述第一输入断开连接；所述第二切换器将所述第一时脉讯号连接到所述第二移位寄存器的所述第一输入和所述第三移位寄存器的所述第二输入，或将所述第一时脉讯号由所述第二移位寄存器的所述第一输入和所述第三移位寄存器的所述第二输入断开连接；所述第三切换器将所述第二时脉讯号连接到所述第二移位寄存器的所述第二输入和所述第三移位寄存器的所述第一输入，或将所述第二时脉讯号由所述第二移位寄存器的所述第二输入和所述第三移位寄存器的所述第一输入断开连接；且所述第四切换器将所述第二时脉讯号连接到所述第二移位寄存器的所述第一输入和所述第三移位寄存器的所述第二输入，或将所述第二时脉讯号由所述第二移位寄存器的所述第一输入和所述第三移位寄存器的所述第二输入断开连接。如申请专利范围第9项所述的系统，其进一步包括：一第一延迟装置，其耦接在所述第一时脉讯号、所述第一移位寄存器的所述第一输入与所述第四移位寄存器的所述第二输入之间；和一第二延迟装置，其耦接在所述第二时脉讯号、所述第一移位寄存器的所述第二输入与所述第四移位寄存器的所述第一输入之间；其中所述第一延迟装置和所述第二延迟装置操作以延迟所述第一时脉讯号和所述第二时脉讯号向所述第一移位寄存器和所述第四移位寄存器的传播，来减少由所述移位寄存器输出的所述移位讯号之间的时序差异。如申请专利范围第5项所述的系统，其中所述第一时脉讯号和所述第二时脉讯号具有相同的频率且处于相反的相位。如申请专利范围第1项所述的系统，其中所述逻辑闸中的每一个包括一及闸、一反及闸、串联连接的一及闸和一反相器或串联连接的一反及闸和一反相器。一种显示面板双解析度控制系统，其包括：一资料驱动器电路，其用以提供一图像讯号；一双解析度控制电路，其用以提供多个面板控制讯号，所述控制电路包括四个移位寄存器，所述移位寄存器中的每一个输出一移位讯号；四个逻辑闸；和一切换网路，其耦接在所述移位寄存器与所述逻辑闸之间；其中，在一低解析度模式下，所述切换网路将所述移位讯号导向到所述移位寄存器，使得所述第一和所述第二移位寄存器中的每一个输出一第一移位讯号，且所述第三和所述第四移位寄存器中的每一个输出一第二移位讯号，所述切换网路还将所述移位讯号导向到所述逻辑闸，使得所述第一和所述第二逻辑闸中的每一个输出一第一面板控制讯号，且所述第三和所述第四逻辑闸中的每一个输出一第二面板控制讯号，且其中所述第一和所述第二面板控制讯号的脉冲在时间上不重叠；和一画素阵列，其藉由回应所述面板控制讯号而将所述图像讯号载入到所述画素阵列的多个画素中来显示一图像。一种显示面板双解析度控制系统，所述系统包括：一第一对和一第二对移位寄存器，所述移位寄存器中的每一个输出一移位讯号；一第一对和一第二对逻辑闸；和一切换网路，其耦接在所述移位寄存器与所述逻辑闸之间；其中，在一低解析度模式下，所述切换网路使所述移位寄存器输出移位讯号，所述第一对的所述移位寄存器的所述移位讯号的相应脉冲与所述第二对的所述移位寄存器的所述移位讯号的相应脉冲在时间上重叠；且其中，回应所述移位讯号，所述逻辑闸输出面板控制讯号，所述第一对的所述逻辑闸的所述面板控制讯号的相应脉冲与所述第二对的所述逻辑闸的所述面板控制讯号的相应脉冲在时间上不重叠。如申请专利范围第14项所述的系统，其中所述移位讯号中的每一个的所述脉冲的持续时间为所述面板控制讯号中的每一个的所述脉冲的持续时间的至少两倍。 |
