| 主权项 |
一种显示器之画素结构，包括：相邻配置之一第一信号线与一第二信号线；相邻配置之一第一闸线与一第二闸线；一光元件，用于产生一光感应讯号；一电晶体，其具有与该第二闸线电连接之一第一端、与该光元件电连接之一第二端、以及与该第二信号线电连接之一第三端，该电晶体具有一第一开关状态；一第一开关，具有一第二开关状态；以及一第二开关，具有一第三开关状态；其中该第二信号线之一端系与一信号驱动器电连接，而其另一端系与一读取电路电连接，该读取电路具有一第一输入端及一第二输入端；该第二信号线系通过该第一开关电连接到该信号驱动器，该第二信号线系通过该第二开关电连接到该读取电路之该第一输入端；该读取电路之该第二输入端系在任何时刻持续接收同一固定的负向参考电压；该第二开关状态及该第三开关状态系相互互补的；以及当该第一开关状态处于一第一开状态，且该第三开关状态处于一第二开状态时，该读取电路读出该光感应讯号及该固定的负向参考电压间之差。如申请专利范围第1项之画素结构，其中该信号驱动器包括一驱动积体电路而该第一开关配置于该驱动积体电路中，该第二信号线系与配置于该驱动积体电路中之该第一开关电连接。如申请专利范围第1项之画素结构，其中该第一开关系制作于该显示器之基板上。如申请专利范围第1项之画素结构，其中当该第二信号线经由该第二开关而与该读取电路电解耦时，来自该信号驱动器的一资料信号系经由该第二信号线而传输。如申请专利范围第1项之画素结构，其中当该第二信号线经由该第一开关而与该信号驱动器电解耦时，该光感应讯号系经由该第二信号线传输至该读取电路以供读取与处理。如申请专利范围第1项之画素结构，其中该光元件系选自一光电晶体与一光二极体其中之一。如申请专利范围第1项之画素结构，更包括一共通线，其系位于该第一闸线与该第二闸线之间。如申请专利范围第7项之画素结构，其中该共通线系供以一偏压。如申请专利范围第8项之画素结构，其中该偏压系一负电压。如申请专利范围第1项之画素结构，其中该显示器系一触控型显示器。如申请专利范围第1项之画素结构，其中该读取电路包括一放大器。一种显示器画素的驱动方法，其中该显示器画素包括一闸线、一第一及第二信号线用于讯号传输及/或讯号读取、一光元件用于产生一光感应讯号、以及一第一开关，其具有与该闸线电连接之一第一端、与该光元件电连接之一第二端、以及与该第二信号线电连接之一第三端，该第一开关具有一第一开关状态，其中该第二信号线之一端系与一信号驱动器电连接，而其另一端系与一读取电路电连接，该读取电路具有一第一输入端及一第二输入端，该第二信号线通过具有一第二开关状态之一第二开关电连接到该信号驱动器，该第二信号线通过具有一第三开关状态之一第三开关电连接到该读取电路之该第一输入端，该驱动方法包括下列步骤：在任何时刻持续提供同一固定的负向参考电压至该读取电路的该第二输入端；提供一第一状态之控制讯号至该信号驱动器，以电耦合该第二信号线与该信号驱动器，藉此，来自该信号驱动器的一资料信号系经由该第二信号线而传入该画素；提供一第二状态之控制讯号至该信号驱动器，以电耦合该第二信号线与该读取电路，藉此，该光感应讯号系传送至该读取电路以供读取及处理；以及当该第一开关状态处于一第一开状态，且该第三开关状态处于一第二开状态时，该读取电路读出该光感应讯号及该固定的负向参考电压间之差，其中该第二开关状态及该第三开关状态系相互互补的。如申请专利范围第12项之驱动方法，其中当对该第二信号线供以该第一状态之控制讯号时，该第二信号线系与该读取电路电解耦。如申请专利范围第13项之驱动方法，其中该第一状态系一低位状态(low state)。如申请专利范围第12项之驱动方法，其中当对该第二信号线供以该第二状态之控制讯号时，该第二信号线系与该信号驱动器电解耦。如申请专利范围第15项之驱动方法，其中该第二状态系一高位状态(high state)。如申请专利范围第12项之驱动方法，其中当对该第一开关供以一闸脉冲(gate pulse)时，便传送该光感应讯号，该闸脉冲具有一第一部份与该第二状态之控制讯号相对应。如申请专利范围第17项之驱动方法，其中当该光感应讯号经由该第二信号线传输时，暂时停止传输该资料信号。 |
